Устройство для преобразования координат

.В.Василев ельство СССР 7548 1985. ьство СССР 7/548, 1987,ОВАНИЯ ч и может быть ис троении вычисли пользовано при п телей, осуществл образования коор яющих имитацию пре динат в трехмерном а, четв д 1 Од ИУЯ ИЮф ГосудАРсте 1 енни номитетпо изОБРетениям и ОтнРцтиямПРИ ГННТ СССР(57) Изобретение относитсялительной технике пространстве, Целью изобретения является расширение класса решаемых задач за счет возможности выпопненияперспективных преобразований путеммасштабирования координат Х,7 в зависимости от значения координаты Еимитируемого объекта. Устройство содержит блок 1 памяти сумм направляюших косинусов, арийметико-логическийблок 2, первый регистр 3, блок 4 памяти и координат, первый коммутатор5, первый регистр 6 сдвига, дешифратор 7, второй регистр 8, третий регистр 9, второй коммутатор 10, генератор 11 импульсов, делитель 12 частоты, второй регистр 13 сдвига, вычитатель 14, третий регистр 15 сдвиг ертый регистр 16. 1 ил.Изобретение относится к вычислительной технике и может быть применено в специализированных вычислителях.5Цель изобретения - расширениекласса решаемых задач за счет возможности выполнения перспективных преоб.разований путем масштабирования координат Х,У в зависимости от значения 10координаты Е имитируемого объекта,На чертеже представлена Функциональная схема устройства.Устройство содержит блок 1 памяти сумм направляющих косинусов, арифметико-логический блок 2, первый регистр 3, блок 4 памяти координат,первый коммутатор 5, первый регистр 6сдвига, дешифратор 7, второй регистр8; третий регистр 9, второй коммутатор 10, генератор 11 импульсов, делитель 12 частоты, второй регистр13сдвига, вычитатель 14, третий регистр15 сдвига и четвертый регистр 16.Устройство Функционирует следующим 25образом.Подготовительный режим: от управляющей ЭВИ через вход задания координат в блок 1 памяти сумм направляющих косинусов передается матрица направляющих косинусов,К 1 К 2 КЗК 4 К 5 КбК 7 К 8 К 9причем ее элементы группируются вячейках блока памяти в виде однодвух- и трехчленных сумм. 11 ри этомна вход управления подается сигнал,осуществляющий запись сумм в ячейки0-15, адрес которых подается с входа адреса через первый коммутатор 5.Управление коммутатором осуществляется с входа управления режимом устройства. По окончании записи коммутатор 5 переключается в режим передачи адреса от дешифратора 7.Режим преобразования.Координаты Х,У,Е объекта подаютсяна вход данных поразрядно, начинаясо знакового разряда, на вход второгорегистра 8 и второй вход дешифратора 7, Значение знакового разряда Фиксируется в регистре 8 сигналом делителя 12 частоты,Значения бит координат Х,У,К сов 55местно с зафиксированными знаковымибитами образуют на входах 1 и 2 де-шифратора 7 кодовую комбинацию, кото.рая является его, адресной Функцией. На первом выходе дешифратора 7 устанавливается адрес суммы направляющих косинусов, который подается в блок 1 памяти сумм направляющих коси" нусов через первый коммутатор 5. На втором выходе дешифратора 7 устанавливается Функция арифметико"логического блока 2, передаваемая к последнему через первый регистр 6 сдвига.На каждом такте работы устройства арифметико-логический блок 2 реализует одну иэ Функций "А плюс В"; "А минус В"; "Передать А без изменений": результат операции фиксируется первым регистром 3 и передается со сдвигом на один разряд в сторону старших разрядов на вход первого операнда арифметико-логического блока 2.После выполнения и тактов (и соответствует разрядности Х,У,Е) готовый результат считывается в блок 4 памяти координат сигналом делителя 12 частоты.За один цикл обрабатывается одна из координат Х,У,У и результаты накапливаются в блоке 4 памяти координат по адресам, передаваемым с второго выхода первого регистра 6 сдвига.Затем осуществляется перспективное преобразование координат Х и 7:=Х, Уа) Х=-, б) У=р-где Х,У,2 - координаты объекта послеповорота сдвига и масштабирования координат.Результаты преобразования считываются из блока 4 памяти координат и записываются в регистры в следующем порядке: на первом цикле - координата Х - через второй кбммутатор 10 во второй регистр 13 сдвига; коорди ната Х - в третий регистр 9; на втором цикле - координата г - через второй коммутатор 10 - во второй регистр 13 сдвига; координата Е - в третий регистр 9.Цикл перспективного преобразования одной из координат Х или 7 осуществляется следующим образом,Числитель выражения а ипи б их второго регистра 13 сдвига передается на входу уменьшаемого вычитателя 14, на вход вычитаемого которого подается величина из третьего регистра 9. Выполняется функция "А минус В". ,В зависимости от результата вычитания выполняются два варианта операций.5 151. Если А-В .0; с выхода переноса вычитателя 14 н третий регистр 15 сдвига передается сдвигаемый бит п 1; остаток А-В через второй коммутатор 10 са сдвигом на один бит в сторону старыих разрядон передается но второй регистр 13 сдвига.11. Если А-В(0, с выхода переноса вычитателя 14 в третий регистр 15 сдвига передается сдвигаемый бит "0", остаток А-Б системой игнорируется, первый операнд во втором регистре сдвига удваивается сдвигом на один бит в сторону старших разрядов.Алгоритм повторяется в цикле и раз, где и - количество разрядов координат Х,УЕ. 11 о завершению циклан третьем регистре 15 сдвига накапливается результат перспективного преобразанания координаты Х или У, который подается на первый вход четвертого регистра 16 и фиксируется на выходе данных устройства.1(оордината 2 без преобразования передается иэ блока 4 памяти на выход устройства через второй вход четвертого, регистра 16. 416006атВРтствел О ) нЕэхад яр 1,Ртикаагическаго Гыакя сс един ен с информ;.циаФормула изобретения Устройство для преобразования координат, содержащее три регистра, первый регистр сдвига, блок памяти сумм направляющих Косинусов, арифметико-логический блок, первый коммутатор, дешифратор и делитель частоты, причем вход задания координат устройства соединен с информационным входом олокя памяти сумм направляющих косинусов, вход записи которого и управляющий вход первого коммутатора объединены и соединены с входом управления режимом устройства, первый и второй информационные входы первого коммутатора соединены с адресным входом устройства и первым выходом дешифратора соответственно, второй выход дешифратора соединен с информационными входами первого регистра сдвига, первый выход которого соединен с входом операции арифметика-ло,гического блока, входы первого и нто" рого операндов которого соединены с выходами первого регистра и блока памяти сумм направляющих косинусов со-. ными входами нерваго регистра, нхадсброса которого объединен с с:.нхрони зирующим входам второго рег стра исоединен с ныхадам делите.,я частоты,вход которого объединен с синхранизирующими входами первого регистра и первого регистра сдвига и саединен с тактовым входом устройства,информационный вход и выход второгорегистра соединень с входами данныхустройства и первым входам дешифряторз саатнетстненно, выход первогокоммутатора соединен с адресным входом блока памяти сумм направляющихкосинусов, а т л и ч я ю щ е е с ятем, что, с целью расширения класса 20 реыяемых задач за счет вазможностивыполнения перспективных преобразований путем масытябирования координат Х,У н зависимости от значениякоординаты Е имитируемого сбъекта, 25 в нега дополнительно введены блокпамяти коарппнят, второй коммутатор,второй и третий регистры сдвига и нычитатель, причем выход первого регистра соединен с информационным входамблока памяти координат, выхсц которого соединен с информационным входомтретьего регистра и первым информационным входом второго коммутатора,выход которага соединен с информационным входам регистра сдвига, выход которого соединен с входом уменьшаемога нычитятеля, выход которогосоединен с вторым информационным входам второго коммутатора, управляющийвход которого объединен с адреснымвходом блока памяти координат и соединен с вторым выходом первого регистра сдвига, выход перенося нычитателя соединен с входам третьего регист ра сдвига, выход катарога и выходблока памяти коаринат соединены свыходами результата устройства, выхоц делителя частоты соединен с входом записи блока памяти координат исинхронизирующим входом третьего регистра,тактовый в ад устройства соединен с синхронизирующими входамивторого и третьего регистров сдвига,вход данных устройства соединен синформационным входом второго регистра и вторым входам дешифратора.П