G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1027716

Опубликовано: 07.07.1983

Автор: Тарануха

МПК: G06F 7/49

Метки: знакоразрядный, многовходовой, сумматор

...по модулю два, вторые входы которых соединены с выходом третьего элемента ИЛИ, а выходы подключены соответственно к 1 п)-му и и-му входам операнда комбинационного сумматора, первый, второй и третий входы знака которого являются соответственно первым, вторим и третьим входами знака суммирующего блока, а входы операнда подключены к соответствующим входам .суммы суммирующего блока.Кроме того, преобразователь содержит два элемента ИЛИ, два элемента 2 И-ИЛИ и сумматор по модулю два, причем входы первого элемента ИЛИ подключены к соответствующим входам суммы преобразователя двоичного кода в избыточный код, первые входы первой и второй групп первого элемента .2 И-ИЛИ подключены к первым входам первой и второй групп второго элемента 2 И-ИЛИ и к...

Номер патента: 1027717

Опубликовано: 07.07.1983

Авторы: Баранов, Кремез, Лачугин, Роздобара

МПК: G06F 7/49

Метки: кодов, нормализатор, фибоначчи

...подключен к шестому входу (2-2)-го блока свертки,седьмые входы блоков свертки образуют вторую информационную шину нормализатора, выходы цифры блоков свертки образуют шину результата нормалнзатора, при этом каждый блок свертки содержит элемент ИЛИ-НЕ, третий входпервого элемента И блока свертки подключен к седьмому входу блока свертки, выход первого. элемента И .подключен к первым входам элемента ИЛИ-НЕ и второго элемента ИЛИ, второй вход первого элемента ИЛИ соединен с пятым входом блока свертки, а выход первого элемента ЗЛИ является выхо-. дом разрешения свертки блока свертки, первый, второй, третий и четвертый входы второго элемента И подключены соответственно к четвертому, третьему,.пятому и шестому входам блока свертки, выход...

Номер патента: 1027718

Опубликовано: 07.07.1983

Автор: Антипов

МПК: G06F 7/552

Метки: вычисления, квадратного, корня

...содержащем ре-, гистр результата, подключенный че рез блок умножения к первому входу схемы сравнения кодов, второй вход которой через регистр подкоренного числа подключен к информационному входу устройства, выход схемы сравнения кодов соединен с первыми входами элементов И группы выходы которых подключены к первым входам триггеров регистра результата, генератор импульсов, выходом подклю" ченный к входу распределителя имнуль- сов, выходы которого, начиная с второго соединены с вторыми входами элементов И группы, вторые входы триггеров регистра результата объединены и подключены к первому выхо ду распределителя импульсов, третий вход -го триггера регистра результата ( 1 = 2-п, где и - разрядность регистра результата) объединен с...

Номер патента: 1027719

Опубликовано: 07.07.1983

Авторы: Клименко, Строковский

МПК: G06F 7/552

Метки: вычисления, двух, квадратного, квадратов, корня, суммы, чисел

...НЕ, причем пЕрвый выход распре делителя импульсов соединен.со входами первого и второго операндов ивторыми входами элементов И второйгруппы, второй выход распределителяимпульсов соединенс вторыми входамиэлементовИ,третьей группы и. управляющим входом регистра суммы, третийвыход распределителя импульсов соединен с.первыми входами элементовИ четвертой, пятой и шестой групп,управляющим входом регистра разности и входом первого элемента НБ,выход которого соединен с.вторымивходами. элементов И первой группы,выход знакового разряда регистра раз. - .ности соединен.с вторыми входами эле-.ментов И пятой группы и через второйэлемент НЕ с вторыми входамк элементов И четвертой группы, прямые и инверсные выходы разрядов регистра разности соединены...

Номер патента: 1027720

Опубликовано: 07.07.1983

Авторы: Плотников, Потапов, Флоренсов

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...аргумента соединенс выходом регистра младших разрядов аргумента, а выход соединен с инФормационным входом блока. 60 умножения, выход первого блока памяти соединен с информационным входом регистра табличных значений, выход которого соединен с входом регистра табличных значений, выход 65 которого:соединен.с входом первого коммутатора.На чертеже представлена структур-. ная.схема устройства.Устройство содержит регистр 1 старших разрядрв аргумента, блок 2 сдвига, первый блок 3 памяти, второй блок 4 памяти, первый коммутатор 5,.сумматор б, регистр 7 результата, блок 8 умножения, второй коммутатор.9, регистр 10 младших разрядов. аргумента, блок 11 деления, регистр 12 старших, разрядов промежуточного аргумента, .регистр 13 младших. разрядов...

Номер патента: 1027721

Опубликовано: 07.07.1983

Авторы: Анишин, Тимофеева

МПК: G06F 7/556

Метки: вычисления, логарифма

...элементы И-НЕ, второй элементИвторой, третий и четвертый элементы НЕ, элемент И с инверсным вхо-дом, группа элемента И и группаэлементов И с инверсным входом, причем выход первого разряда блока сдвига соединен с первым входом перного элемента И-НЕ, первым входом вто"рого элемента И, инверсным входомэлемента И с инверсным входом, и че-,. рез первый элемент НЕ с,первым входом второго элемента И-НЕ, второйвход которого соединен с выходом вто-рого разряда блока сдвига и через ЬОвторой элемент НЕ с вторым входомпервого элемента И-НЕ третий входкоторого соединен через третий элемент НЕ с выходом третьего разряда блока сдвига и третьим входом второго элемента И-НЕ, выход которого соединен с первым входом первого элемента И, второй вход...

Номер патента: 1027722

Опубликовано: 07.07.1983

Автор: Мельник

МПК: G06F 7/556

Метки: вычисления, конвейерное, логарифмической, функций, экспоненциальной

...при вычислении погарифмической функции и соответственно 0 и Х цри вычиспении экю- З 5 поненциальной функции, В триггер 15 поступает код операции, которую необходимо выпопнить над поступившим операндом: ф 1, есци вычиспяется погарифмическая функция, фО, еспи вычисляется 40 экспоненциапьиая функция.На коммутаторах 16 и 17 формируется значение знака Уо, который при . вычиспении экспоненциальной функции определяется знаковым разрядом регист ра 14, а при вычиспении логарифмической функцииразрядом, отображающим целую часть регистра 1 3. Это следует из того, что знак (1 - у.) опредепяетея иэ соотношения 50 20+1, еспи ч;(1,10 1- ,1 -1, если У ) 1. Производить операцию вычитания и последующего анапиза знака получившейся разности нет...

Номер патента: 1027723

Опубликовано: 07.07.1983

Авторы: Никонов, Осипов

МПК: G06F 7/58

Метки: заданным, процессов, случайных, спектром, формирования

...ИЛИ, соответствующий выход сдвигающего регистра подключен к второму входу второго элемента ИЛИ и через второй элемент НЕ - к второму входу первого элемента ИЛИ, выходы первого и второго элементов ИЛИ через третий элемент ИЛИ подключены к последовательному информационному входу сдвигающего регистра.Анализатор спектра состоит из блока преобразования Фурье, двух квадраторов,сумматора и интегратора, причем вход блока преобразования Фурье в анализаторе спектра является входом анализатора спектра, а выходы действительной и мнимой частей ко-. эффициента этого блока преобразования Фурье через первый и второй квадраторы подключены к входам сумматора, выход которого через интегратор подключен к выходу анализатора спектра.Блок вычисления...

Номер патента: 1027724

Опубликовано: 07.07.1983

Авторы: Антипин, Смазнов, Чернявский

МПК: G06F 7/58

Метки: генератор, случайных, событий

...регистр адреса, выход которого соединен с адресным входом блока памяти и с первым входом сумматора, выход которого является выходом генератора, выход генератора тактовых импульсов соединен с входом коммутатора, 1-й (1=1,п) 5 выход коммутатора соединен с первым установочным входом 1-го разряда регистра адреса, 1-й (:2,п+1) выход коммутатора соединен с первым входом 1-го элемента И группы, первый выход блока сравнения соединен с вторыми выходами Р -х (0= 1,и) элементов И группы, выход -го элемента И группы соединен с вторым установочным входом Р-го разряда регистра адреса, второй выход блока сравнения соединен с вторым входом и-го (и - число разрядов регистра адреса) элемента И группы, выход которого соединен с установочным входом...

Номер патента: 1027725

Опубликовано: 07.07.1983

Авторы: Берман, Окон, Смирнов, Тихомирова

МПК: G06F 7/64

Метки: интегратор, цифровой

...первыми входами второго сумматора, а выход переполнения - с выходом интегратора, вход управления первого сумматора соединен с.входом приращения независимой переменной интегратора, выходы регистра подынтеграпь. ной функции соединены с вторыми входами первого сумматора, а выходы регист ра масштабного коэффициента соединены с вторыми входами второго сумматора, введены ограничитель сдвига подын. тегральной функции, ограиичитель сдвига масштабного коэффициента, алемент НЕ и элемент И, причем информационный вход : ограничителя сдвига подынтегральной функции соединен с выходом старшего разряда регистра подынтегральной функции,азнаковый вход ограничителя сдвигаг, 35Подынтегральной функции соединен с выходом знакового разряда регистра...

Номер патента: 1027726

Опубликовано: 07.07.1983

Авторы: Благодарный, Плахтеев, Самарский, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/00, G06F 9/22

Метки: микропрограммное

...выход которого соединен с вторым входом, третьего элемента И, выход третьего элемента И соединен с управляющим входом ассоциативного блока памяти, выход третьего элемента ИЛИ соединен с нулевым входом регистра кода времени, выходы регистра кода времени соединены с входами четвертого элемента ИЛИ, выход которого церез30 первый одновибратор соединен с прямым входом четвертого элемента И, выход четвертого элемента И соединен с управляющими входами третьего блока Элементов И, выходы которого соедине- З 5 ны с первыми входами блока элементов ИЛИ, выход второго одновибратора соединен с вторым входом блока элементов ИЛИ, выходы блока элементов ИЛИ соединены с единичными вхо О .дами счетчика времени, второй выход блока контроля соединен с...

Номер патента: 1027727

Опубликовано: 07.07.1983

Авторы: Овсянникова-Панченко, Петрова, Шевкопляс

МПК: G06F 13/366, G06F 9/50, G06F 9/52 ...

Метки: приоритетное

...блока анализа запросов. Логик4 ческии блок содержит три элемента И, два элемента ИЛИ и два инвертора, первый вход логического блока подключен к первому входу первого элемента И, к первому входу второго элемента И и к первому входу первого эле мента ИЛИ, второй вход логического блока подключен к второму входу первого элемента ИЛИ, к второму входу второго элемента И и к входу первого . инвертора, выход которого соединен с вторым входом первого элемента И, управляющий вход логического блока подключен к третьему входу второго элемента И, выходы первого и второго элементов И соединены с входами второгоэлемента ИЛИ, выход которого являетсяпервым информационным выходом логического блока и через второй инвертор подключен к первому входу...

Номер патента: 1027728

Опубликовано: 07.07.1983

Авторы: Дрель, Мугинштейн

МПК: G06F 11/07

Метки: восстановления, вычислительных, информации, машин, цифровых

...сигналавосстановления, блок 10 синхронизации,содержащий кольцевой регистр 11 сдви" 45га, генератор. 12 импульсов и первыйэлемент ИЛИ 13.Блок 1 управления операциями со",держит сумматор 14, регистры 15-17 данных, первый, второй и третий соот Оветственно, мультиплексор 18, корректор 19, Формирователь 20 адреса микрокоманды, микропрограммную память 21,регистр 22 микрокоманд, регистр 23 ад"реса числа, регистры 24 общего назначе ния, регистр 25 адреса начала программы, элемент НЕ 26, группы 27 элементов И-ИЛИ, регистр 28 адреса команды,84группы 29 триггеров управления операциями, дешиФратор 30 микроопераций.Блок 4 дешиФрации отказов содержит элемент ИЛИ 31, ждущий мультивибра" тор 32, счетчик 33, дешиФратор 34Четвертый выход...

Номер патента: 1027729

Опубликовано: 07.07.1983

Автор: Музыченко

МПК: G06F 11/08

Метки: весом, коде, обнаружения, ошибок, параллельном, постоянным, разрядном

...4 при ) Г = 3 = соизС.Устройство для обнаружения ошибок в параллельном 1 шестнадцатиразрядномкоде с постояйным весом К = 4 (Фиг.2 содержит 0 = 2 блока 1.1 и 1.2 симметричных пороговых многополюсника на 8 входов и выходной блок 2.Блоки 1.1 и 1.2 симметричных многополюсников имеют выходы с индексами от Э4 до 3 д, = О, соединенные с входами выходного блока 2.Выходной блок 2 состоит из группы элементов И, соединенных выходами с входами элемента ИЛИ. На входах: элементов И образуются все неповторяющиеся комбинации индексов выходов симметричных многополюсников 1, сум" ма которых равна К = 4. Такими ком" бинациями являются4 + О, 3 + 2+ 2, 1+ 3, О+ 4.Каждый блок 1 симметричных поро- . говых многополюсников, например блок 1. 1 симметричных...

Номер патента: 1027730

Опубликовано: 07.07.1983

Авторы: Пацкевич, Пашков

МПК: G06F 11/08

Метки: исправления, ошибок

...сигнал, который разрешает прохождение сигнала "Начало коррекции" через эле" мент И 20. Сигнал "Начало коррекции" с выхода элемента И 20 проходит через элемент ИЛИ 15 и элемент, 12 запрета, переводит е единичное состояние младший разряд регистра 2 сдвига и обеспечивает прохождение тактовых импуль. сов по вине 22 через элемент И 5.Тактовые импульсы поступают на вход регистра 2 сдвига и обеспечива" ют перемещение единицы в регистре сдвига, последовательно инвертируя содержимое разрядов регистра 1. Каж" дый приемный элемент регистра 1 изменяет свое состояние при записи еди" ницы в связанный с ним разряд регистра сдвига и возвращается в исходное состояние при записи в этот раз" ряд нуля. Как только в результате этой коррекции будет...

Номер патента: 1027731

Опубликовано: 07.07.1983

Автор: Мелехин

МПК: G06F 15/00

Метки: арифметики, выполнения, десятичной, команд, способом, табличным

...информации, адресный вход устройствахранения и преобразования информации соединен с выходом мультиплексора адресных кодов, управляющий вход -с выходом блока микропрограммногоуправления, первый выход - с вторымвходом блока микропрограммного управления, второй выход - с инфор,мационными входами регистра команд,счетчика команд, с первыми информационными входами первого и второго 60коммутаторов и является выходом система, выходы первого и второго коммутаторов соединены соответственно спервьм и вторым информационнымивходами устройства хранения и пре образования информации, вторые ин Формационные входы первого и второго коммутаторов являются первым входом; системы, четвертый информационный вход мультиплексора адресных кодов соединен с...

Номер патента: 1027732

Опубликовано: 07.07.1983

Автор: Мельник

МПК: G06F 17/10, G06F 7/544

Метки: функциональный, цифровой

...причем выход второго входногорегистра через третий блок памяти соединен с информационным входом четведтого промежуточного регистра, выход которого соединен с первым входомвторого сумматора, второй вход и выход которого соединены соответственнос выходом второго промежуточного регистра й информационным входом пятого промежуточного регистра, выход которого через четвертый блокпамяти соединен с информационнымвходом шестого промежуточного регистра, прямой и инверсный выходы которого соединены соответственно с первыми вторым информационными входами коммутатора, выход которого соединенс вторым входом первого сумматора,выход первого промежуточного регист."ра соединен с информационным входомседьмого промежуточного регистра, выход которого...

Номер патента: 1027733

Опубликовано: 07.07.1983

Авторы: Каневский, Котов, Лозинский, Мадянова, Некрасов

МПК: G01R 23/00, G06F 17/14

Метки: вычисления, скользящего, спектра

...разбит на четыре такта. На первом такте производится считывание из первого блока памяти операнда а(п+Ч 2"+) на втором - считывание операнда а (п) умножение операнда а 1 (и+Я/2 ) на весовой коэФФициент Ф " и, в случае выполнения первой итерации при вычислении скользящего либо мгновенногоспектров, запись операнда а +1(п+5 + Я/2" ") во второй блок памяти поз+1 40 адресу и + Й/2"-а. На третьем такте выполняется запись в первый блок памяти операнда а (ь+й/2+") , поступа 5ющего из ариФметйцеского блока и при приведенных выше условиях запись во второй блок памяти операнда а о (п )по адресу (п - 8.). На четвертом такте каждого шага выполняется запись опе-ранда а; (и+/2"+" ) в первый блок1+памяти и запись во второй блок памяти 50 операнда...

Номер патента: 1027734

Опубликовано: 07.07.1983

Авторы: Герчикова, Снегурова, Щипцов, Якубовский

МПК: G06F 17/18

Метки: вероятности, двумерной, плотности, процесса, случайного

...увеличение статистическойточностиУказанная цель достигается тем,цто в устройство для определениядвумерной плотности вероятности случайного процесса, содержащее линиюзадержки, компаратор и ключ, введены амплитудные дискриминаторы и блокоценки двумерной плотности вероятности, состоящий из п строк, гдеЙ-и -количество оценок двумерной2плотности вероятности, при этом каждая-я строка., где=1, и,содержит(п+1- элементов И и счетчиков, счетный вход каждого счетчика-й строки соединены с выходомсоответствующего элемента И своейстроки, а выход счетчиков каждойстроки является соответствующим выходом устройства,-й выход первогоамплитудного дискриминатора соединенс первыми входами элементов И 1-йстроки, а-й выход второго амплитудного дискриминатора....

Номер патента: 1027735

Опубликовано: 07.07.1983

Автор: Панов

МПК: G01R 31/303, G06F 11/14

Метки: больших, интегральных, схем

...конца испытаний, регистр 2 для восстановления начального адреса повторяющегося циклаиспытаний., регистр 3 служит буферной памятью для выравнивания задержек выходной тестовой комбинации,регистры 1-7 предназначены для хранения текущих адресов соответству"ющих памятейСчетчик 8 предназначен для уп.равления через регистры 1-7 адресами соответствующих памятей 2 Ь,счетчик 9 для определения числа.по"вторяющихся тестовых комбинаций,счетчик 10 .для подсчета, числа про"шедших циклов испытаний, счетчик 11для формирования кода управления дешифратором 36.Схема 12 сравнения служит для.сравнения конечного адреса, записанного в регистре 1, с текущим значением адреса в счетчике 8.Коммутатор 13 предназначен дляпропускания адреса начала цикла врегистр 2,...

Номер патента: 1027736

Опубликовано: 07.07.1983

Авторы: Башлыков, Тимофеев, Филиппов

МПК: G01R 31/02, G06F 17/00

Метки: монтажных, схем

...шаговопроса; и - число контролируемыхточек,Цель изобретения - повышение быстродействия устройства.Поставленная цель достигаетсятем, что в устройство, содержащеегенератор импульсов, первый управляющий вход которого соединен с входомзапуска устройства, второй управляющий вход - с выходом переполнениясчетчйка входного адреса, выход генератора импульсов соединен со счетнымвходом счетчика выходного адреса, выход переполнения которого соединенсо счетным входом счетчикавходногоадреса, адресный выход счетчика вход.ного адреса соединен с адресным входом коммутатора входного адреса и спервым адресным входом блока вывода,второй адресный вход которого соединен с адресным выходом счетчика выходного адреса и с адресными входами двух коммутаторов...

Номер патента: 1029172

Опубликовано: 15.07.1983

Автор: Егоров

МПК: G06F 3/00

Метки: ввода, информации

...формирователя импульсов и вторым входом третьего элемента И, а выход - с выходом второго элемента И и выходом третьего элемента И каждого канала, второй выход второго Формирователя импульсов подключен к второму входу пятого триггера, второй вход второго блока сравнения подключен к выходу первого регистра, первый вход четвертогО триггера соединен с выходом третьего триггера, второй вход соединен с выходом первого Формирователя импульсов, а выход четвертого триггера соединен с вторым входом четвертого элемента И.С помощью второго формирователя импульсов разбивают кадр информации на четыре или восемь одинаковых участков так, чтобы в каждом участке присутствовало служебное слово, осуществляют выделение служебных слов и формируют кадровые...

Номер патента: 1029173

Опубликовано: 15.07.1983

Автор: Мурашко

МПК: G06F 3/02

Метки: ввода, информации

...1,шифратор 2, регистр 3, элемент ИЛИ 4, 55апемент 5 задержки, сумматор 6, пороговый элемент .7, апемент И 8, триггер 9,. индикатор 10, ключ 11,2Клавиатура 1 подключена к шифратору 2. группой выходов. Другой выход кпавиату ,ры 1 подключен к сумматору 6, Выход шифратора 2 подключен к входу регистра 3 и к входам апемента ИЛИ 4. Выход эпемента ИЛИ 4 подключен к первому входуэлемента И 8 и через эпемент 5 задержки - к второму входу апемента И 8. Вы , ход апемента И 8 подключен к входу (синхронизации записи) регистра 3, Выход сумматора 6 подключен через пороговый элемент 7 к первому входу триггера 9. Второй вход триггера 9 подкпючен к кпючу 11, а выход триггера 9 - к третьему входу анемента И 8 и к индикатору 10.Устройство работает...

Номер патента: 1029177

Опубликовано: 15.07.1983

Автор: Полесский

МПК: G06F 3/153

Метки: вывода, информации, лучевой, трубки, экран, электронно

...соединен с вторым входом .третьего сумматора и входом четвер".того инвертора, выход второго блокаумножения соединен с третьим входом) 1 Х 215 1Вычисление поправок оСуществляется в соответствии с выражением ( 2 ).На Фиг, 3 и 4 представлена структурная схема устройства. 20Устройство содержит входные шиныко 1 ов координат Х и У 1 и 2, входнуюшину сигнала сопровождения инФормации 3 регистры координат Х и У 4 и5, линейные циФроаналоговые преобра" 25зователи в каналах координат Х и У 6и 7, распределитель импульсов.8, ком"мутаторы 9-11, счетчики 12 и 13, сумматоры 14-16, блок памяти 17, дешиФраторы 18-21, элементы И 22"30, 31" 3061, 62-68, нелинейный циФроаналоговый преобразователь 69 коммутаторы 70-74, шиФратор 75, блоки вычисления...

Номер патента: 1029178

Опубликовано: 15.07.1983

Авторы: Макаренко, Полонский, Пушкарев

МПК: G06F 9/22

Метки: микропрограммное, управляющее

...выдается в микрокоманде первым..Первые три поля микрокоманды содержатся в регистре 3 микрокоманд, а дополнительное поле - в регистре 8 управления.П р и м е р. Для выполнения опе" рации, содержащейся в операционном поле, необходимы шесть микротактов., Причем в течение первого, второго, третьего, четвертого, пятого и аес" того микротактов единичйый сигнал должен присутствовать на выходе вось"1 мого, двенадцатого, седьмого, пятого и третьего элементов И 10 соответст" З 5 венноТакая последовательность микроприкдэов В предлагаемом устройстве выпОл 40 няется при помощи двух микрокоманд, причем в первой микрокоманде выдаются восьмой, двенадцатый и седьмой микроприказы, а во второй - пятый, первый и третий. Тогда на седьмом восьмом и...

Номер патента: 1029180

Опубликовано: 15.07.1983

Авторы: Карабецкий, Реутов

МПК: G06F 9/48, G06F 9/50

Метки: запроса, кодирования, прерывания, приоритета, старшего

...узлаобработки запроса.На фиг,1 приведена структунаясхема системы"кодирования запросапрерывания старшего приоритета; наФиг.2 - блок задержки,Система (Фиг,1) содержит: узлы 1обработки запроса, группу информационных входов-выходов 2 системы, сумматор"вычитатель 3, блок задержки 4,запросный вход 5 системы, элементИЛИ 6, триггер 7, элемент И о группы,группа кодовых входов 9 системы.Блок задержки (Фиг.2) содержитэлементы И 10- 15, элементы ИЛИ 1 Ьрэлементы задержки 19-21.Иаксимальное количество устройствзапросов прерывания, обслуживаемыхданной системой, зависит от количест"ва шин вектора прерывания 2 и в общемслучае определяется по ФормулеИ =2 п,где М - максимальное количество устройств запросов прерывания;и - количество шин вектора...

Номер патента: 1029182

Опубликовано: 15.07.1983

Авторы: Губарев, Кан, Фурман

МПК: G01R 23/16, G06F 17/14

Метки: анализатор, спектра

...8, выход счетчика подключен .к одному информационному входу компаратора 25, другой информационныйвход которого подключен к выходу блока 24, подключенного своим информационным входом к выходу регистра 23,а выход компаратора 25 является управляющим выходом 18 блока 7 и под.ключен к синхронизирующим входамблоков 24 и 22,. вход которого подключен к выходу регистра 21, а выходявляется информационным выходом 17блока 7.В случае, если в анализаторе используется двоичная система счисле"ния (двоичная арифметика), блок 2может быть выполнен по схеме (фиг.3),содержащей две группы элементов И 26и 27, группу элементов ИЛИ 28 иинвертор 29, при этом информационныевходы 11 , 11"11,15 элементов И пер"вой группы 26 (с -разрядный вход...

Номер патента: 1029183

Опубликовано: 15.07.1983

Авторы: Анисимов, Глинков, Григорьян-Чтенц, Петрикеев, Тамман

МПК: G06F 17/18

Метки: вычисления, дисперсии, процесса, случайного

...сло- триггера и соединен с выходом второжения и вычитания первого реверсив" 10 го элемента задержки, вход установкиного счетчика, выходы третьего и чет- в ноль четвертого триггера подключенвертого элементов И объединены и . к выходу четвертого счетчика инФорЭсовдинены с,первым входом пеРвого эле мационный вход которого соединен смента ИЛИ, выход котоРого соединен . выходом второго реверсивного счетчи"со счетным входом первого счетчика 15 ка входы сложения и вычитаинФормационныи. вход которого подкло го подключены соответсчен к выходу второго счетчика, инФор шестого и седьмого элем нго подключены соответственно к выходаишестого и седьмого элементов И, втомационный вход которого соединен с , рой вход седьмого элемента И объединен с...

Номер патента: 1029184

Опубликовано: 15.07.1983

Авторы: Агеев, Волынский, Захарова, Иванова, Лось

МПК: G06F 17/17

Метки: весовой, информации

...делитель частоты, фильтры, регулируемые фазовращатели и линейный сумматор2 Д,Недостаток этого устройства состоитв высокой сложности устройства.Цепь изобретения - упрощение устрой-ства,Указанная цель достигается тем"что 35в устройство, содержащее управляемыйделитель частоты, первый вход которогоподключен к синхровходу устройства, авторой - к управляющему входу устройства, и аналоговый умножитель, первыйвход которого подключен к информационному входу устройства, а выход соединенс выходом устройства, введены два элемента И, первые входы которых соединены с выходом управляемого делителя частоты, триггер, прямой и инверсный выходы которого соединены с вторыми вхоюми соответственно первого и второго элементов И, реверсивный счетчик, вход...

Номер патента: 1029222

Опубликовано: 15.07.1983

Авторы: Балашов, Дубовых, Королев, Кулик, Хребет

МПК: G06F 3/147, G09G 3/28

Метки: информации, отображения

...на информационный вход блока 3 с. выхода знакогенератора 2. Сигналами с выхода счетчика строк 10 в блок 3 переписываются позиционные коды символов.ЧЕтвертыйсчетчик 16 предназначен для выдачи адреса столбца в блок 1, т.еопределяет адрес столбца, с которого в данный момент должна считываться информация. Пятый счетчик 1/ предназначен для определения соответствующего адреса строкиОн имеет два Входа:.первый - счетный и второй - вход запрета считывания. При подаче на второй вход сигнала на выходе счетчика снимается информация. Блок считывания 15 служит для считывания команд из блока 1. Третий блок ключей 7 предназначен для коммутации электродов разделительных интервалов.Триггер 6 при поступлении сигнала с первого (информационного) входа...