G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 894720

Опубликовано: 30.12.1981

Авторы: Генкин, Голубев, Куно, Скворцов, Шагурин, Щетинин

МПК: G06F 17/17

Метки: вычисления, функций

...Функции подается в виде двоичного кода на информационные входы 10 устройства.В соответствии с этим кодом производится выборка значения Функции изодного из блоков 1 памяти соответствующего значению аргумента, определяемому старшими разрядами кодааргумента. Выбор той или иной Функции производится заданием кода науправляющие входы 9, что обеспечивает подключение старших разрядоввычитающего счетчика 5 черезкоммутатор 6 к требуемому блоку1 памяти, в котором записаны соответствующие значения Функций. Посигналу от блока 2 управления, значение Функции У из блока памятипоступают в сумматор 4 и вычитатель 7,После этого блок 2 управления обеспечивает формирование импульса поступающего на .вычитающий вход старшихразрядов вычитающего счетчика...

Номер патента: 894721

Опубликовано: 30.12.1981

Авторы: Захаров, Сидоров

МПК: G06F 17/18

Метки: анализатор, процессов, случайных

...Функциональный преобразователь, вход которого является входом анализатора, а выходы подключены ко входам соответствующих блоков усреднения, введены интерполирующий Фильтр, коммутатор и блок задания весовых коэффициентов, входы которого соединены соответственно с выходами блоков усреднения, а выходы подключены соответственно ко входам коммутатора, выход которого через интерполирующий фильтр соединен с информационным входом блока регистрации, синхронизирующий вход которого подключен к первому выходу генератора ймпульсов, второй и третий выходы которого соединены с синхронизирующими входами коммутатора и интерполирующего;фильтра.На чертеже представлена блок-схема анализатора.) -У(х) ) (х) х .Яд10Сигнал с на 1-ом выходе блока 3задания...

Номер патента: 894722

Опубликовано: 30.12.1981

Автор: Попов

МПК: G06F 15/173, G06F 17/15, G06F 17/18 ...

Метки: матриц, псевдообращения

...второй группы, выходы которых соединены с соответствующими 40 входами блока памяти. ны с первыми входами других умножителей 3. Вторые входы умножителей 3 соединены с выходом нелинейного элемента 5, а выходы - со входами блока б памяти. Входы квадраторов 7 соединены с выходами счетчика 1, а выходы - со входами сумматора 8, Выход сумматора 8 через квадратор 7 соединен со входом нелинейного элемента 5. Вход генератора импульсов 9 соединен с выходом нелинейного элемента 5, а выход - со входом кольцевого счетчика 4, выходы счетчика 4 соединены со вторыми входами элементов И 2, выход счетчика 4 соединен со своим входом выходы блока б памяти являются выходами устройства.Устройство работает следующим образом.На вход: счетчика 1 через...

Номер патента: 730133

Опубликовано: 07.01.1982

Авторы: Пьянков, Сороколетов, Торопова, Уробушкин

МПК: G06F 11/28

Метки: синхронизаторов

...сигнала с контролируемого синхронизатора поступают последовательно все четыре кода, при этом осу. ществляется контроль за их прохожде. нием.Сигналы Х, с первых выходов 22 - 27 синхронизаторов поступают на входы первой группы схем сравнения 4 - 6, а сигналы Х, со вторых выходов 28 - 33 синхронизаторов поступают на входы второй группы схем сравнения 7 - 9. Число синхронизаторов может быть увеличено, что вызовет лишь увеличения числа схем сравкения. На первый и второй вход дешифратора 3 поступают сигналы Х Х с выходов 20, 21 нечетного синхронизатора, Если число синхронизаторов четное, первый и второй входы дешифратора 3 должны быть соединены с аналогичными выходами любого синхронизатора (на фиг, 1 они соединены с выходами 22 и 28).Если...

Номер патента: 669921

Опубликовано: 07.01.1982

Автор: Сороколетов

МПК: G06F 11/34

Метки: ввода-вывода, диагностики, каналов

...И 15, разрешая прохождение информации из блока оперативной памяти 6 во входной регистр управляющей информации 9. Сигналы с выхода регистра 6 поступают на первый вход блока переключений 10, на второй вход которого сигналы не поступают, так как в режиме Диагностика блокируется пятый выход блока задания режимов 8.Сигналы с выхода блока переключений 10 поступают непосредственно в байтмультиплексный канал 4 и через второй эле.лент И 16 на вход информационного регистра 11. Разрешение на прохождение информации через элемент И 16 подается от четвертого выхода блоиа управления диагностикой 7. В результате в диагностируемом канале осуществлена подготовка к запуску последовательности так, как она могла бы проходить в случае ручной проверки с...

Номер патента: 673035

Опубликовано: 07.01.1982

Авторы: Аредов, Слюсарев, Храмцов

МПК: G06F 7/50

Метки: двоичных, нескольких, одновременного, суммирования, чисел

...и имеющей вид поразрядных сумм и перекосов результата сложения, на регистры поразрядных сумм 12 и поразрядных переносов 13, информация второй группы слагае. мых, обработанная на логике первого уровня, поступает на буферные регистры 4, 5, 6 первого уровня. Таким образом, осуществляется совмещение во времени нескольких последовательных операций сложения.Устройство работает в режиме с накоплением суммы.Результат сложения очередной группы слагаемых добавляется к результату сло;кением следующей группы слагаемых на стадии его формирования.Т 1 аким образом, производится накаплиВание суммы,Структура суммирующего блока 7 показана на примере выполнения двух разрядов (фиг. 2).Разряды слагаемых а,1 и Ь,+1 (а;+Ь;) подаются на вхолы 33 и 34 разряда...

Номер патента: 680477

Опубликовано: 07.01.1982

Авторы: Веригина, Храмцов

МПК: G06F 7/50

Метки: арифметическое

...операндов 1, 2 в момент времени Т Далее происходит выборка операндов по байтам из первого и второго регистра с последовательно возрастающими или убывающими адресами 50 байтов в соответствии с сигналом управления и состоянием счетчиков адреса байтов 9 и 10 при выполнении десятичных арифметических и логических операций. Выбранные байты с учетом корректирующего 55 кода 106 к обеим тетрадам байта второго операнда подаются на входы сумматора 5 (оба байта подаются в прямом коде для сложения и байт второго операнда подается в обратном коде с единицей в младший 60 разряд для вычитания) и суммируются, Полученная сумма корректируется путем прибавления кода 10 б к каждой тетраде в случае отсутствия переноса из данкой тетрады и окончательная...

Номер патента: 687982

Опубликовано: 07.01.1982

Авторы: Веригина, Слюсарев, Фролова, Храмцов, Шульгин

МПК: G06F 7/50

Метки: арифметическое

...произведения подается на вход сдвигателя 12, где производятся необходимые для остаточной нормализации резуль. тата сдвиги. Нормализованная младшая часть мантиссы результата заносится в регистр 3, В старший байт регистра 3 заносится характеристика младшей части ре. зультата. Затем производится запись младшей части результата в местную память. В предлагаемом АУ предусмотрена возможность выполнения умножения без блока ускоренного умножения с использованием основного сумматора 9. Умножение осуществляется младшими разрядами вперед одновременно на три разряда без анализа четвертого с предварительным формированием утроенного множимого, которое хранится в регистре 3.В АУ применяется метод деления без восстановления остатка с анализом четы. рех...

Номер патента: 896612

Опубликовано: 07.01.1982

Авторы: Буров, Куля, Кутас, Романюк

МПК: G06F 3/02

Метки: видеотерминальное, сенсорное

...выхода к соответствующему Формирователю блока 4 Формирователей. Каждый Формирователь может состоять из усилителя, детектора и триггера (не показаны).управляющие сигналы "Сбросф,фПередача" и "Неверно" с сенсорного поля 1 через блок 4 формирователей поступают на первый, второй и третий входы блока 11 задания режимов для задания режимов работы уст 0 ройства. Сигналы Сброс" и фНеверно" через элемент ИЛИ 9 осуществляют также сброс регистра 5. Состояние триггеров блока 11 задания режимов дешифруется с помощью дешифратора 10. 15Информационные сигналы с сенсорных датчиков 2 наборного поля 1 по магистральной шине поступают через блок 4 ФормирОвателей на первый вход первого элемента И 8, на второй 20 вход которого подается разрешающий сигнал...

Номер патента: 896616

Опубликовано: 07.01.1982

Авторы: Агзамов, Евдокимов, Крыжный, Тимошенко, Цыгановский

МПК: G06F 7/38

Метки: взаимной, двоичных, нормализации, чисел

...1Первый перенос формируется в тетраде сумматора 1, на которую поступает старший ненулевой разряд нормализуемого числа. При этом во всех последующих старших тетрадах сумма" тора 1 формируются переносы незави 1 симо от наличия нулей в соответ-. ствующих тетрадах числа А. Нули в М-разрядном числе ч на выходе сумматора 1 соответствуют тетрадам числа А, состоящим из одних нулей и на" ходящимся перед первой значащей тетрадой числа А.Приведем пример, объясняющий метод определения числа нулевых тетрад в числе А. Предположим, что и = 12, тогда Запишем А в обратном порядке, т,е.младшими разрядами вперед, что равносительно поступлению младших разрядов А на старшие разряды сумматора 1, а старших разрядов А - намладшие разряды сумматора...

Номер патента: 896617

Опубликовано: 07.01.1982

Авторы: Лысиков, Шостак

МПК: G06F 7/52

Метки: умножения

...весами соответственно 2 и 2, к - сумма (нумерацияиндексов соответствует возрастаниювесовых коэффициентов).В данном устройстве регистры 1 и2 множимого и множителя могут бытьреализованы на О-триггерах. Это жесправедливо и в отношении буферногорегистра б и узла 8 хранения переноса. Здесь предполагается, что в качестве суьщатора 7 используется сумматор накапливающего типа с цепью 60 образования параллельных переносов,который может быть построен на базе4 К-триггеров известными способами.В качестве узла 12 Формированиявыходного переноса может быть ис пользован комбинационный одноразрядный полусумматор, в котором, например, выход полусуммы формирует для -го разряда, перенос С, а выход переноса - С. Коммутатором 9 может служить переключательная...

Номер патента: 896618

Опубликовано: 07.01.1982

Авторы: Балашов, Водяхо, Плюснин, Пузанков, Шаляпин

МПК: G06F 7/544

Метки: вычисления, функций

...агсСд х = Я агсгд х+ агсйд х ( ) где х - первый сегЛ,л1 лент аргумеита после 1преобразований;второй сеглент аргумен где ха; х. -а 1 т иходами десятого и шестнадцатого элементов И соответственно, входы спервого по одиннадцатый выходногорегистра соединены соответственно свыходами первого элемента ИЛИ,второго элемента ИЛИ, четвертого элемента И, пятого элемента И, третьегоэлемента ИЛИ, восьмого элемента И,четвертого элемента ИЛИ, одиннадцатого элемента И, третьего элементаИ, седьмого элемента И и четырнадцатого элемента И, выходы выходногорегистра являются выходами блокауправления и соединены с входамивходного регистра.На фиг.1 представлена блок-схемаустройства; на фиг. 2 дана схема 15блока управления.Устройство содержит регистр...

Номер патента: 896619

Опубликовано: 07.01.1982

Автор: Баранов

МПК: G06F 7/544

Метки: вычисления, функции, экспоненциальной

...ичерез второй регистр сдвига с первым входом третьего элемента И ивходом сброса второго триггера,инверсный выход которого соединен через элемент задержки со вторым входом третьего элемента И, входы элемента ИЛИ соединены с выходом третьего элемента И и прямым выходом второго триггера, установочный входкоторого соединен с выходом второгоэлемента И. 5 10 15 20 25 30 35 40 45 ЗО 55 0 б 5 Спустя и тактов триггер 4 сбрасывается в нулевое состояние, в котором сигнал прямого выхода триггера 4 закрывает элемент И 6Второй входной импульс, поступающий ко входу 11, вновь устанавливает триггер 4 в единичное состояние, в котором сигнал его прямого выхода открывает элемент И б.В этом случае на первый вход сумматора 3 с выхода регистра 1 сдвинутый,...

Номер патента: 896620

Опубликовано: 07.01.1982

Автор: Краснобаев

МПК: G06F 7/72

Метки: модулю, умножения

...40 45 50 55 бО 65 ножения и инвертировать его индекс у в случае, если у отлично от лг где О, если 0 а1, если -а РР +12 ф если у ф ",; если у: ",Основная идея изобретения состоит в том, что в качестве коммутатора, определяющего результат операции модульного умнокения, строитсяне единая таблица (табл.1), а пболее мелких таблиц, реализующих ответы по каждому из и разрядов результата, где и - разрядность регистра (входных и выходного), необходимая для хранения цифры порассматриваемому основанию Р . На чертеже представлена блок-схема устройства для умножения по модулю.Устройство содержит первый и второй входные регистры 1, дешифраторы2, первая 3 и вторая 4 группы элементов ИЛИ, первая 5 и вторая б группы ключей, группа коммутаторов 7,...

Номер патента: 896621

Опубликовано: 07.01.1982

Авторы: Барбаш, Самарский, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/22

Метки: микропрограммного

...признаком окончания формирования операционной микрокоманды из базовой путем ее циклического сдвига и разрешает считывание сформи- рованной операционной микрокоманды иэ регистра 20 сдвига.Считыванием информации из регистра .20 сдвига управляет триггер 15 управленияУстройство работает следующим об- Щ разом.В исходной состоянии все элементы находятся в нулевом состоянии.Код (номер) операции поступает через вход 32 в регистр 1 адреса и эадает адрес соответствующей ячейкипамяти в первом запоминающем блоке 3.Генератор 23 тактовых импульсовс первого выхода через элемент 13задержки при наличии разрешающегосигнала с выхода третьего элементаИ 10 производит установку и нульсчетчика 26 адреса, буферного регистра и регистра 4 логических условийи...

Номер патента: 896622

Опубликовано: 07.01.1982

Авторы: Барбаш, Самарский, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/22

Метки: микропрограммного

...часть первой по счету выполняемой микрокоманды записывается в третье поле 20 регистра 17микрокоманд. В поле 21 метки записывается единица.Во втором операционном поле 19регистра 17 микрокоманд, предназначенном для записи кода проверяемыхлогических условий, записывается операционная часть следующей по счету микрокоманды, входящей в данную пару. В первом поле 18 записывается нуль. С выходных полей 20 и 19 регистра 17 микрокоманд информация считывается в порядке, соответствующем порядку следования микрокомакд в микропрограмме.Первой из регистра 17 считывается операционная часть микрокоманды,записанная в третьем поле 20 регистра 17 микрокоманд по сигналам, поступающим с выхода второго элемента задержки 32, Через время Г(время задержки...

Номер патента: 896623

Опубликовано: 07.01.1982

Авторы: Левонюк, Николаев, Самойлов

МПК: G06F 13/30, G06F 9/48

Метки: вычислительным, конвейерным, устройством

...позволяет по приходу синхроимпульса записать черезблок 14 элементов ИЛИ в первый регистр 15,1 группы регистров задержки адрес из регистра 8 задержки,т.е. в данном случае не реализуется операция условного перехода,таккак результат выполнения предыдущейкоманды данной программы не являетсяотрицательным. И, наконец, если в регистр 18 команд считана команда, не являющаяся командой передачи управления (условного или безусловного), то открыт блок 10 элементов И, что позволяет по приходу синхроимпульса записать через блок 14 элементов ИЛИ в первый регистр 15.1 группы регистров задержки адрес из регистра 8 задержки.Таким образом, осуществляется Формирование адреса следующей команды данной программы.Одновременно с записью адреса в регистр 15.1...

Номер патента: 896624

Опубликовано: 07.01.1982

Авторы: Овсянникова-Панченко, Петрова, Шевкопляс

МПК: G06F 13/18, G06F 9/50

Метки: многоканальное, приоритетное

...дешифратора появляется единица, позиция которой определяется входным кодом.Распределитель 7 импульсов предназначен для периодической смены режимов работы устройства, характеризующихся определенным соотношением приоритетов входных сигналов.Элемент 11 предназначен для управления работой счетчика 12, элемент 2 И-ИЛИ б - для передачи информации на информационные входы счетчика. Делитель 8 частоты предназначен для управления работой распределителя 7, Через каналы 5, в составкоторых входят элементы 2 И-ИЛИ б,элементы ИЛИ 18, элементы ИЛИ-НЕ 19,осуществляется передача содержимого регистра 1 в счетчик 12.При работе системы, включающей данное многоканальное приоритетное устройство, активный блок, например процессор, инициирующий обмен с...

Номер патента: 896625

Опубликовано: 07.01.1982

Авторы: Душин, Нисенбаум, Пинский

МПК: G06F 9/48

Метки: данных

...поступает в регистр 51.Часть микрокоманды, содержащая адрес следующей микрокоманды, поступает на второй вход коммутатора 49, остальная часть поступает в дешифратор 52 60 управляющих сигналов, который вырабатывает, в частности, сигналы обращения к программным регистрам, установки реверсивного счетчика в произвольное состояние, незанятости. стека.65 Синхронизирует работу всех узлов блока управления узел 53 синхронизацииПри инициализации устройства обработки данных блок 1 управлениясбрасывает реверсивный счетчик 22 внулевое состояние, на выходе дешифратора 29 состояния вырабатываетсясигнал работы с первым комплектомпрограммных регистров 6-9 и все время до поступления сигнала прерыванияили команды перехода к подпрограмметекущая...

Номер патента: 896627

Опубликовано: 07.01.1982

Авторы: Караханьян, Мкртумян

МПК: G06F 11/16

Метки: диагностики, узлов, цифровых

...27, определяемых порождающим полиномом Р(Х).В состав блока управления входят регистр 29 диагностических операций, 40 дешифраторы 30 и 31, генератор 32 синхроимпульсов, НЯ-триггер 33, элемент И 34, счетчик 35 и переключатель 36 режимов. Выходы регистра 29 соединены со входами дешифратора 30, 4 первые три входа которого соединены соответственно с выходами 37 - 39 блока 8 управления, которые соединены с управляющими входами регистров 2 и 3 и блока 4 соответственно (фиг 1 О Четвертый выход дешифратора 30 соединен с Б -входом триггера 33 и выходом 16 блока 8 управления, й-входы триггера 33 и счетчика 35 соединены с выходом дешифратора 31 и выходом 17 блока 8 управления, а выход триггера 33 соединен с одним из входов элемента И 34, другой...

Номер патента: 896628

Опубликовано: 07.01.1982

Авторы: Кизуб, Никифоров

МПК: G06F 11/26

Метки: блоках, группового, дефектов, комбинационных, кратных, логических, поиска

...индикатора исправности. Если на каком-то К-ом выходе любого из И контролируемых 1 блоков на 1"ом такте 15 появляется сигнал, не совпадающийс сигналом на К-ых выходах остальньос контролируемых блоков 1, то срабатывает К-ая из М схем 12 сравнения. Выходной сигнал К-ой схемы 12 сравнения 20 через элемент ИЛИ 15 опрокидывает триггер 8 пуска в 01, который закрывает элемент И 4, тем самым прекращая поступление тактовых импульсов с генератора 9 в узлы устройства. При 25 этом блок 5 индикации фиксирует номер такта, на котором зарегистрировано несравнение выходных сигналов И контролируемых блоков 1, что соответствует позиции неисправного элемента в одном из И контролируемых блоков 1Если данная ситуация соответствует обнаружению первого дефекта в...

Номер патента: 896629

Опубликовано: 07.01.1982

Авторы: Барбаш, Тимонькин, Ткаченко, Харченко

МПК: G06F 15/00

Метки: микропрограммный, процессор

...со считываниеминформации.иэ блока 12 памяти микропрограмм. После считывания микрокоманды ветвления код операциисо 25входа 1 через открытый высоким потенциалом поля 17 блок 19 элементов Ии блок 20 элементов ИЛИ поступает навход шифратора 37 блока 24 анализа.В шифраторе 37 код р модифицируется кодом значений проверяемыхлогических условий Х;, который записан в регистре 21, Контрольный признак Ь ( требуемого числа микрокоманди реализованного участка й;микропрограммы 7 с выхода шифратора 37поступает на первый вход блока 38 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Па второйвход подается код Фактического числавыполнения микрокоманд Ф , записанный в счетчике 22. Если Ь = 1, сигнал на выходе блока 38 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ равен нулю. В противном случае на...

Номер патента: 896630

Опубликовано: 07.01.1982

Автор: Кустов

МПК: G06F 15/173, G06G 7/122

Метки: вероятностного, графа, исследования, связности

...иих функциональные связи позволяют получатьколичественную оценку связности исследуемого граф. Это, в свою очередь, дает возмож.ность сравнивать графы различных вариантовструктур по показателю связности с цельюд выбора графов с наименьшей связностью, при.меиение которых при осуществлении парал.лельных вычислений является предпочтительным,30 На чертеже приведена блок-схема устройства.Устройство содержит триггеры 1, элементыИ 2, элементы ИЛИ 3, элементы И 4, установочную шину 5, счетчик 6, дополнительныеэлементы И 7, элементы 8 задержки и формирователь 9 импульсов.Предлагаемое устройство работает следую.щим образом,В такте т 1 по шине 5 происходит установа в нулевое состояние всех триггеров 1 матрицы и счетчика б.В такте т,...

Номер патента: 896631

Опубликовано: 07.01.1982

Авторы: Коваленко, Кухарев, Романов, Тупиков

МПК: G06F 17/14

Метки: быстрого, нулевыми, последовательности, преобразования, фурье, элементами

...в занесении в блок памяти, а также упростить конструкцию распределительного блока. второй выход которого соединен с первыминформационным входом блока умножения,выход которого является выходом устройства, выход блока синхронизации соединенсо входами синхронизации входйого блокапамяти, блока умножения, арифметическогоблока, блока памяти результатов и блокапамяти коэффициентов, дополнительно введенраспределительный блок, информационныйвход и вход синхронизации которого соедиЙен соответственно с выходом входного блока памяти и с выходом блока синхронизации, информационный выход и адресный выход распределительного блока соединены соот.ветственно со вторым информационным входом и с адресным входом блока памяти ре.зультатов, выход...

Номер патента: 896632

Опубликовано: 07.01.1982

Авторы: Тихонов, Тощев, Щечкин

МПК: G06F 17/17

Метки: цифровой, экстраполятор

...вход 11 экстраполятора, выход 12 экстраполятора,Цифровой экстраполятор работает следую.щим образом,Перед поступлением текущего значениявходного кода и), его предшествующее значение ХГюпо тактовому импульсу перепи.сывается во второй параллельный сумматорб, а реверсивный счетчик 5 обнуляется. Послеэтого текущее значение кода х Г 1записывается в первый регистр 1, в реверсивный. счетчик 5 и подается на второй вход второгопараллельного сумматора 6, в котором вычисляется первая конечная разность 783: Х 1- Х т 1-"3Код разности, полученный во втором цараплельном сумматоре 6, поступает во второй регистр 8, на первый вход первого параллельного сумматора 3 и на первый вход третьегопараллельного смматора 7, в котором уже...

Номер патента: 695364

Опубликовано: 07.01.1982

Авторы: Слюсарев, Храмцов

МПК: G06F 7/52

Метки: умножения

...шина переносов старшей части произведения 25, выходная шина младшей части произведения 26, входные шины дерева сумматоров 2 - 32,Итерации умножения в предложенном устройстве начинаются с подачи на вход коммутатора кратных 3 по входной шине 23 множимого, а на вход дешифратора множителя 2 по входной шине 22 множителя (в случае умножения чисел с плавающей точкой - нормализованных мантисс множимого и множителя). Счетчик итераций 1 управляет последовательностью дешифрации групп разрядов множителя в дешифраторе 2 и записью цифр младшей части произведения в регистр 7. Производится дешифрация младших двенадцати разрядов множителя. Дешифрация каждой пары разрядов множителя производится в соответствии со следующей таблицей,8, 9 и 10),...

Номер патента: 898404

Опубликовано: 15.01.1982

Автор: Скубилин

МПК: G06F 7/02

Метки: выборки, значений, многоканальное, параметра, упорядоченной

...группы элементов И 25. Выходы элементов И 25 соединены с разрядными входами триггера 17 фиксации искомого значения параметра. Второй регистр 29 сдвига шиной сдвига соединен с выходом второго элемента ИЛИ 28, а выходы второго регистра 29 сдвига соединены с группой формирователей 30 импульсов, выходы которых образуют группу третьих выходов блока 2 управления они соединены с четвертыми вхо/дами соответствующих каналов 1.Четвертый выход блока 2 управлЕния соеон соединен с пятыми входами каналов1 анализа, а пятый выход 2 управленияобразует выход второго элемента ИЛИ28, он соединен с шестыми входамиканалов 1 анализа.В исходном состоянии триггеры 4 регистров записи текущих значений параметра, триггеры 12, 14, 18 обнулены, а в первых разрядах...

Номер патента: 898407

Опубликовано: 15.01.1982

Авторы: Боброва, Киселев, Потапенко, Снегурова, Якубовский

МПК: G06F 1/02

Метки: генератор, процесса, случайного

...вероятности к(х50 х к) для разных 7 .1 ь 1Запуская датчик 1 случайного сиг-.нала, получаем на выходе его первыйчлеи равномерной случайной выборкинапряжения х 1, который поступает напервый вход блока 2 сравнения и согласно первоначальному положению,ключа 3 на вход элемента 4 памяти и блока 8 развертки. С выхода элемента 4памяти напряжение х поступает навторой вход функциойального преобра 60 зователя 9, а с выхода блока 8 развертки снимается напряжение, пропорциональное значению параметра г двумерной плотности вероятностии(х,х ,) и поступает на первый65 вход функционального иреобразователя 9, на третьем входе которого будет нулевое напряжение согласно первоначальному положению ключа 5.С выхода функционального преобразователя...

Номер патента: 898408

Опубликовано: 15.01.1982

Авторы: Кузавков, Самотугин

МПК: G06F 1/04

Метки: блоков, вычислительной, синхронизации, системы

...3, Сигнал с выхода триггера 4 поступает на управляющий вход коммутатора 3 и разрешает прохождение сигналов импульсной последовательности с одного из информационных входов коммутатора 3 на его выход. Сигналы с выхода коммутатора 3 включают триггер 5,а сигнал с выхода триггера 5 поступает на управляющий вход формирователя б временных интервалов и разрешает формирование на его выходах сигналов с заданными параметрами. Эти сигналы являются сигналами фаз тактового питания и через согласующий блок 7 поступают на выходы 12 и 13 данного устройства 14 и через линии 15 и 16 на выходы 12 и 13 других устройств 14. Если синхронизирующие импульсы в линиях 15 и 16 поступают с данного устроиства 14, то сигналы на первом входе и первом выходе...

Номер патента: 898409

Опубликовано: 15.01.1982

Авторы: Гузик, Криворучко, Крюков, Секачев

МПК: G06F 1/04

Метки: импульсов, распределитель

...и-разрядного сдвигающего регистра 1 и единичный выход последнего разряда каждого двухразрядного сдвигающего регистра 4 соединены также с первым входом соответствующих элементов И 9, второй вход каждого из которых 1 соединен с единичным выходом первого разряда и-разрядного сдвигающего ре гистра 1. Третий вход каждого элемента И 9 за исключением последнего элемента И 9 соединен с выходом соответствующего элемента НЕ 10, вход каждого из которых за исключением послед него соединен с выходом соотаетстаующего элемента ИЛИ 11, первый вход каждого из которых соединен с соответствующим управляющим входом 13 распределителя импульсов. Выход каждого последующего элемента ИЛИ 11 за исключением первого элемента ИЛИ 11 соединен со вторым входом...