G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 813431

Опубликовано: 15.03.1981

Авторы: Березюк, Куценко, Фурманов

МПК: G06F 11/22

Метки: логическихузлов

...проверки. Блок 9 памяти неисправностей служит для накап 45 ливания результатов отдельных этапов контроля. Блок 10 анализа неисправностей и принятия решений определяет характер неисправности и переводит устройство на его локализацию. Регистры подпрограмм 11, сбоев 12, цикла 13, возврата 14 служат для 5 о хранения и выдачи адресов блока 1 оперативной памяти, по которым необходимо обратиться в соответствии с решением, принятым блоком 10 анализа неисправностей и принятия решений.Устройство работает следующим образом.Блок 5 генерации стимулирующих воздействий по команде с блока 1 оперативной памяти вырабатывает серию кодовых ком 14бипаций, которые посылает церез блок 6 коммутации стимулирующих воздействий на объект проверки. Кодовые...

Номер патента: 813432

Опубликовано: 15.03.1981

Авторы: Гребнев, Шептуха

МПК: G06F 11/28

Метки: abtomata, микро-программного

...управляющих сигналов, сформированных в шине. До начала выполнения микропрограммы каждому узлу анализа последовательности упр вляющих сигналов и узлы 4 анализа последовательности управляющих сигналов, группу 5 выходов контролируемого микропрограммного автомата, первый вход 6 узла 4, выход 7 узла 4, первый элемент ИЛИ 8 и первый выход 9 устройства, тактовый вход 10 устройства, тактовый вход 11 блока 4, выход 12 переполнения, второй элемент ИЛИ 13, второй выход 14 устройства, шифратор 15, счетчик 16, элемент ИЛИ 17, элемент И 18.Устройство работает следующим образом, На вход 1 микропрограммного автомата 3 поступают сигналы с подлежащей выполнению команде с дешифратора кода операций вычислительной машины, задавая микропрограмму...

Номер патента: 813433

Опубликовано: 15.03.1981

Авторы: Балясников, Коковашин, Королев, Парфенов, Свердлов

МПК: G06F 11/20, H03K 3/014

Метки: генератор, резервированный, тактовыхимпульсов

...20 - 22, синхронные ключи 23 - 25. Генератор работает следующим образом.При включении питания все три генератора 1 - 3 исправны, и на выходах элементов 4 - 6 - высокие уровни, соответствую 3433 1 О 15 20 25 30 35 40 45 50 55 4щие логической 1. Элементы 4 - 6 в соответствии с заложенным в них принципом определения отказа генератора вь 1 рабатывают на своем выходе определенный сигнал, в случае неисправности генератора появляется сигнал логического О. Триггер 13 устанавливается в одно из трех своих устойчивых состояний, и на выходе одного из элементов И - НЕ 10 - 12 появляется низкий уровень, устанавливающий ключи 24 - 25 в состояния, однозначно отвечающие состоянию триггера 13, и соответствующие появлению на ийверсном выходе УК-триггера...

Номер патента: 813434

Опубликовано: 15.03.1981

Автор: Кузнецов

МПК: G06F 11/20

Метки: регистрасдвига

...исходноесостояние используется для обнуления входного триггера и установки выходного триггера в состояние, опре)еляемое сигналом навыходе узла свертки По модулю два.На чертеже изображена функциональная блок-схема устройства.Устройство содержит контролируемый регистр 1, первый элемент 2 свертки по модулю два, вход 3 установки устройства, первый триггер 4, первый элемент 5 И, второйэлемент 6 И, второй триггер , второй элемент 8 свертки по модулю два, инвертор 9,выход 10 устройства,Устройство работает следующим образом.В случае нечетного количества единицв регистре 1, сигнал на выходе элемента 2имеет единичное значение, в противном случае - нулевое. Устанрвка устройства в исходное состояние приводится импульсом,подаваемым на вход 3, после...

Номер патента: 813435

Опубликовано: 15.03.1981

Авторы: Гапоченко, Прокофьев, Чудный

МПК: G06F 11/22

Метки: вычислительной, многока-нальной

...на установочный вход 3 которого от вычислительной машины 4 поступает установка, пропорциональная количеству тактовых импульсов рассинхронизации процессоров. Сигнал переполнения счетчика 2 соединен со входом синхронизатора 15. Узел 8 блокировки (фиг. 2) содержит триггера 16 - 18 блокировки процессоров, элементы И 19 - 21, триггер 22 останова по выходу соединен с управляющим входом элементов И 19 - 21 и определяет момент начала блокировки выбранного программой процессора, Управляющие входы триггеров 16 - 18 и 22 одним из входов Разблокировка подключены к управляющему входу 14, а установочный вход триггера 22 соединен с выходом синхронизатора 15 или, если в устройстве не используется синхронизация,.то с выходом счетчика 2.Устройство для...

Номер патента: 813436

Опубликовано: 15.03.1981

Авторы: Джагаров, Манукян, Селезнев, Филатов

МПК: G06F 11/26

Метки: логическихсхем

...сигнал, При этом сигнал снечетных разрядов регистра 1 поступаетна соединенные с ним схемы 2 и 4 антисов. 25падений и через замкнутые ключи 9 и 11на вторые входы этих схем, Поэтому на выходах схем 2 и 4 действует сигнал 0.Одновременно через замкнутые ключи, 13и 14 сигнал с нечетных разрядов поступаетна вторые входы схем 3 и 5 антисовпадений,30на первые входы которых действует сигналс четных разрядов регистра 1. Если сигналы, записанные в четных разрядах, совпадают с сигналами, записанными в соседнихс ними нечетных разрядах, то на выходе элеметов И - НЕ 3 и 5 будет действовать сиг.нал 0, При несовпадении этих сигналовна их выходе появится сигнал 1, который через элемент ИЛИ б включит индикатор 7 и через формирователь 8 сигналаостановит...

Номер патента: 813437

Опубликовано: 15.03.1981

Авторы: Добрыдень, Кольцов

МПК: G05B 15/02, G06F 15/177

Метки: вычислительное, задачиодномерного, оптимального, поис-ka, раскроя, решения

...слитка являются заготовками второго сорта, а середина - заготовкой первого сорта;ЬЬ - произвести два реза - в точках Ь и Ь, левая часть при этом - заготовка второго сорта, средняя - первого, правая в 4 нулевого;ЬЬ - произвести два реза - в точках Ь и 1 - Ь, середина слитка является при этом заготовкой первого сорта, а две остальных части - второго.Предполагается, что слитки сориенти 5 рованы так, что а 31. - Ь, это легко обеспечить, например, на этапе измерения величин а, Ь, 1. перед раскроем слитков.Устройство работает следующим образом.В исходном состоянии счетчик 18 импульсов и регистр 20 установлены в нулевое состояние, а блок 19 управления находится в состоянии Стоп, т, е. на его выходах импульсы отсутствуют. На соответствующих...

Номер патента: 813438

Опубликовано: 15.03.1981

Авторы: Волынец, Клавинг, Попова, Терентьева

МПК: G06F 7/548

Метки: координат, цифровой

...этом случае один интеграторвыполняет функции всех интеграторов поочередно,На чертеже представлена блок-схема25 устройства,Устройство содержит генератор 1 тактовых импульсов, первый элемент И 2,первый счетчик 3, первый цифровой интегратор 4, второй цифровой интегратор5, третий цифровой интегратор 6, четвертый цифровой интегратор 7, пятыйцифровой интегратор 8, шестой цифровойинтегратор 9, второй счетчик 10, третийсчетчик 11, второй элемент И 12, третий элемент И 13, первый элемент ИЛИ3514, второй элемент ИЛИ 15, третий элемент ИЛИ 16, блок 17 начальных условий.Устройство работает следующим образом,40Для определения Э ив регистрыподынтегральной функции интеграторов 7и 8 в счетчик 11 записывается Х, в регистры подынтегральной функции...

Номер патента: 813441

Опубликовано: 15.03.1981

Авторы: Калашников, Реут

МПК: G06F 15/173

Метки: задачивыбора, оптимального, пути, решения

...сумма- Зэ тор 9, в котором происходит логическое сложение содержимого 1" регистра блока 7 с содержимым регистра 11, Результат суммирования пересылается на регистр 11, Сигнал 40 разрешения поступает на генератор 10, с которого выдается сигнал, и работа устройства повторяется как было описано выше.В случае равенства нулю результата логического умножения блока 17 происходит установка в ноль счетчика 3, прибавление к содержимому счетчика 3 единицы и копирование содержимого счетчика 4 и счетчика 5 на схему 13. В случае неравенства содержимого счетчиков 4 и 5 (1 фЛ) производится проверка разряда регистра 20 и регистра 21 на равенство нулю. Если в Л разряде регистра 20 или регистра 21 будет записана еди- И ница, то к содержимому счетчика 5...

Номер патента: 813442

Опубликовано: 15.03.1981

Автор: Козлов

МПК: G06F 17/10

Метки: вычисления, функций

...воспроизводимой функции на интервале изменения аргумента, соответствующем максимальному значению кода младшей части разрядов 2 О первого счетчика 2. Значение приращения производной воспроизводимой функции для соответствующего значения аргумента старшей части первого счетчика 2 с выхода блока 1 памяти посту.пает на вход элемента И, который для положительного сигнала на ее втором входе осуществляет выдачу без изменения текущего приращения производной на вход второго счетчика 3, а для отрицательного сигнала на втором входе элемента И осуществляется выдача на вход второго счетчика 3 обратного кода приращения производной функции для предыдущего интервала изменения аргумента. Формирование З 5 сигнала на втором входе элемента И 4 производится...

Номер патента: 813443

Опубликовано: 15.03.1981

Авторы: Луконин, Пьявченко, Ромм, Сурженко

МПК: G06F 17/11

Метки: вычисления, полиномов

...в регистр б; и затем коэффициеиты полинома а,р,аэ,а, а(,ао. Коэффи 1 циенты поступают в устройство в порядке уменьшения их номеров и по сигналам с выходом блока 25 управления записью размещаются в ячейках блоков 21-24 (фиг. 3) . 20Значение независимой переменной х с второго выхода регистра б поступает на первые входы множимого и множителя умножителя 18 и на первый вход множимого умножителя 13, Значение х , 25 полученное в умножителе 18, с первого его выхода записывается в регистр 11 и поступает на третий вход множителя умножителя 13 и на первые входы множимого и множителя умножителя 8, 3 р Полученное на первом выходе умножителя 13 значение х записывается в регистр 16. На первом выходе умножителя 8 получается значение х 4,...

Номер патента: 813444

Опубликовано: 15.03.1981

Авторы: Лебедев, Нагорный

МПК: G06F 17/12

Метки: ли-нейных, разреженнойматрицей, решения, систем, уравнений

...Если эти счетчики равны, идет обработка диагональных элементов подматрицы Н. Если содержимое счетчика 11 строк меньше содержимого счетчика 12 столбцов, то ведется обработка коэФФициентов выше главной диагонали подматрицы, Если содержимое счетчика 11 строк больше содержимого счетчика 12 столбцов, то об 10 20 2 35 45 рабатываются коэфФициенты, расположенные виже главной диагонали подматрицы, Результаты сравнения передаются в блок 3 управления, которыйвырабатывает определенные микрокоманды, необходиже для обработкикоэффициентов в арифметическом блоке2, Арифметический блок 2 выполняетоперации сложения вычитания, умножения, деления, накопления и алгебраического сложения, которые обеспечивают весь вычислительный процесс,Микропрограьва,...

Номер патента: 813445

Опубликовано: 15.03.1981

Авторы: Николаев, Обросов, Фрадкин

МПК: G06F 17/12

Метки: решения, системалгебраических, уравнений

...умножения 4-4 служат дляпараллельного перемножения чисел,содержащихся в регистре 3 на соответствующие им первые С чисел, содержащиеся в регистре 10. 5 16 15 20 25 30 35 40 45 50 55 60 45 Буферный регистр 5 предназначендля хранения результатов перемножения и передачи их в сумматор б.Сумматор б служит для суммирования полученных произведений.Накопитель 8 имеет емкость ислов и предназначен для хранениякомпонент вектора правой части Ми слов последующего накоплениякомпонент вектора решения П"ф, получаемого на /с-той итерации.Коммутатор 9 служит для подключения по сигналу с блока 1 управления выхода накопителя 8 ко входурегистра 10 или замыкания выходарегистра 10 на его вход.Устройство работает следующимобразом,По сигналу с блока 1...

Номер патента: 813446

Опубликовано: 15.03.1981

Авторы: Боюн, Козлов, Малиновский, Третьяков

МПК: G06F 17/12

Метки: ли-нейных, решения, систем, уравнений

...в ноль. В нулевойитерации решения системы уравненийв накапливающие сумматоры 2 поступают соответственно коды свободныхкоэффициентов, хранящиеся в регистрах 3. Далее коды свободных членовиз накапливающих сумматоров 2 подаются на входы регистров 3 соответственно, где запоминаются,и на соответствующие входы блока 4 выделенияприращения неизвестных. В этом блоке происходит выделение старшегоразряда наибольшего по модулю свобод Оного члена. Далее с выхода блока 4выделения приращения неизвестных полученный код приращения неизвестного поступает на вход блока 5 управления сдвигом, где преобразует-, 35 ся в другой код, который управляет сдвигом содержимого накапливающих сумматоров 2 на число разрядов, равное весу значащей единицы кода прира;...

Номер патента: 813447

Опубликовано: 15.03.1981

Автор: Гусев

МПК: G06F 17/14

Метки: вычисления, коэф-фициентов, фурье

...не используются, счетчик может быть заменен обычным счетчиковым делителем с выходными импульсами в форме меандров и коэффициентомделения Н, Это технологичней, таккак резко сокращается количество выводов в кристалле БИС.На Фиг,1 приведена схема устройства; на Фиг,2 - пример алгоритмаСйнглетрна.Устройство содержит.п-разрядныерегистры 1,2,3 и 4 сдвига (п=п/2),выходы. 5 и б,регистров и соответственно первый и второй .входы арифметического блока 7, арифметическийблок 7, выходы 8 и 9 арифметического блока и соответственно входы записи первых (шнна 8) и +1 (шина 9)разрядов регистров, тактовые входы10,11,12 и 13 регистров и соответственно выходы узла 14 тактирования,узел 14 тактирования, формировательтригонометрических коэффициентов,выход...

Номер патента: 813448

Опубликовано: 15.03.1981

Авторы: Гудков, Доломанов, Каримов

МПК: G06F 17/15

Метки: корреляционной, функции, шагадискретности

...усилителем 15 и усилителя-вычитателя 16, соединенного с усилителем 17 антилогарифмов,арифметический блок через аналого-цифровой преобразователь 18 соединен с регистрирующим устройством 19, Третий нход аналогового арифметического блока 20 соединен с источником 21 постоянного напряжения. Управление работой устройства осущестнляется блоком 22 задания времени анализа. Предлагаемое устройство работает следующим образом.По сигналу с первого выхода блока 22 задания времени анализа открываются элементы И 5 и б. Таким образом схема переводится в режим съема измерений. Фильтры 1 и 2 отсекают постоянные составляющие исследуемых процессов, тем самым приводя их к нулевому уровню. Формирователи 3 и 4 импульсов формируют импульсы при...

Номер патента: 813449

Опубликовано: 15.03.1981

Авторы: Кончак, Нечаев, Садыхов, Чеголин

МПК: G06F 17/17

Метки: функциональный

...и М 3 Т, гдееЖ 1,2,2 1,3=1 од М - целое число;Б - число интегральныхфункций Уолша, используемых для разложенияфункции й, В матричной форме уравнение (1)запишется следующим образомГ= сР, (4)где Р - нектор-строка аппроксимируемой функции;вектор-строка коэффициентонразложения;Р - квадратная матрица размерностью (77+1) х (И+1),Тогда уравнение (3) в матричнойформе запишется какС=РТгде Р - матрица, обратная матрице Р,5 30Таким образом, задача определения коэффициентов с разложенияй(1) в ряд интегральных функцийУолша сводится к отысканию обратной матрицы Р , котораялегко получается согласно уравнению(3) как последовательность дельтафункций с переменными знаками и амплитудами веса 2 в точках К 2 Т,веса 1 в точках О. и Т,При 2=Т обратная...

Номер патента: 813450

Опубликовано: 15.03.1981

Автор: Овчинникова

МПК: G06F 17/30

Метки: блоках, доступом, информациипо, памяти, поиска, признаку, спроизвольным

...ячейки накопителя 9, в которой записан код споступивюим признаком, если Р -число четное, то ветви последнегоуровня размещаются в накопителе 6+1-. Рш),Перед началом работы устройства яр производися запись списков свободных ячеек в накопитель 9 в ячейкис адресом 2 +1 по 2 , причем списЩ Фф 1ки свободных ячеек первого уровняразмещены в разрядах с первого по ш-ый, списки свободных ячеек второго уровня в разрядах с (ш+1) по 2 ш-ый и т,д. списки свободных ячеекР уровня - в разрядах (Р)ш+1-.Рш.Списки свободных ячеек организованытаким образом, что в каждой прецы" 0 дущей ячейке записаны адреса следующих свободных ячеек. Ацреса первыхсвободных ячеек должны храниться врегистрах адресов свободных ячеек11-13 организованных на счетчиках 65 единиц.В...

Номер патента: 815664

Опубликовано: 23.03.1981

Авторы: Веселов, Сумароков, Черепов

МПК: G01R 23/00, G06F 17/14

Метки: анализатор, спектра

...счетчика 13 (счетчика а),где в последовательно принимает значения, равные 1, 2 2 " (=1,2,3). С выхода второго счетчика 13 сигналпоступает на первый вход первогокомпаратора 15, на второй вход кото- рого поступает сигнал выхода первого дешифратора 17, который выполняет операцию возведения 2 в степень (1-1), При поступлении со второго счетчика 13 кода, равного 2 ", первый компаратор 15 вырабатывает импульс, который поступает на второй вход (сброс) второго счетчика 13 и на первый счет.ный) вход третьего счетчика 14 (счетчика 1-1). Далее сигнал с выходатретьего счетчика 14 поступает на первый вход второго компаратора 16 и на второй мультиплексор 20, который по коду первого счетчика (счетчика проходов 1) 12 осуществляет операцию умножения...

Номер патента: 815722

Опубликовано: 23.03.1981

Авторы: Кожевников, Рябов, Севериков

МПК: G06F 3/00

Метки: сопряжения

...абонента, занесенных в пятый 7 и четвертый 8 регистры, на выходе четвертого регистра 8 появляется высокий потенциал, подготавливая триггер 16 конца обмена к установке. При поступлении с выходов усилителей 12 сигналов на третий вход первого элемента 12 И команды Чтение и при высоких уровнях сигналов на первом и втором входах последнего на его выходе вырабатывается сигнал запроса (фиг, 3), который через элемент 13 ИЛИ поступает в блок 6 управления. Блок 6 управления инициирует последовательность передачи данных, в результате которой абонент-передатчик заносит во второй регистр 4 информацию, которая по сигналу с выхода блока 6 управления поступает через информационную шину и усилители 10 к устройству сопряжения абонента-приемника. При...

Номер патента: 815723

Опубликовано: 23.03.1981

Авторы: Архипов, Кокшаров, Твердов

МПК: G06F 3/02

Метки: ввода, информации

...нулевое (исходное) состояние. Первый триггер 6 устанавливается в нулевое состояние схемой начальной установки (не показана).При движении перфоносителя сначала включаются информационные элементы,7 в момент времени 11, Импульсом 15 низкого уровня дребезга любого из указанных элементов и сигналом 16 высокого уровня с синхронизирующего коммутационного элемента 8 первый триггер 6 через элементы 13, 14 и 5 устанавливается в единичное состояние, и формируется передний фронт сигнала 17. Через время окончания дребезга информационных коммутационных элементов 7 с учетом разброса их срабатывания в момент 1 включается синхронизирующий коммутационный элемент 8. Импульсом низкого уровня дребезга коммутационного элемента 8 и установившимися сигналами...

Номер патента: 815724

Опубликовано: 23.03.1981

Авторы: Князев, Лучук, Малиновский, Сметанин, Шикарев

МПК: G06F 3/153

Метки: вывода, информации

...показан), эти запреты 20 снимаются, и устройством производится вывод кодов символов новой строки.Признаки пробел и повтор устройством объединяются. Эти признаки фиксируются в дополнительных разрядах кода . символа. Число повторяющихся символов25 (или пробелов) определяется кодовой комбинацией, следующей непосредственно за кодом символа, При наличии признака повтора через логический блок 5 в счетчик 6 записывается код числа повторов. Считывание кода производится сигналом синхронизации, следующим с частотой Г, На время счета этих импульсов через управляемый ключ 9 выдается запрет на выборку из ОЗУ следующих символов, а из регистра 2 выдается последовательность кодов повторяю -з 5 щегося символа. При переводе счетчика 6 в О или появлении от...

Номер патента: 815725

Опубликовано: 23.03.1981

Авторы: Габелко, Смирнов

МПК: G06F 7/00

Метки: вычислительная, однородная, среда

...образом, предлагаемый резерви - рованный регистр сохраняет работоспособность при отказах типа ложный ноль, т. е. тогда, когда требуемые логические единицы не могут быть выданы и вместо них выдаются нули.Однородная вычислительная среда работает следующим образом.В режиме записи информация поступает на вход 34 независимо в каждый столбец 4 1 - 4 на внешние выводы 25, 28, 21 и 22,. Для разрыва цепи сдвига от старшего к младшему разряду на выводы 24 ч, 27 з, 30 и 33, подается внешний потенциал запрета, а на выводы 24 - 24, 27 - 27, 27, 30, 30 д, 30 и 33 - 33 подается вйешний потенциал, разрешающий сдвиг информации.В режиме контроля тест-программа проверки исправности модулей с первого выхода генератора 35 подается на выходные выводы 26, 29,...

Номер патента: 815726

Опубликовано: 23.03.1981

Авторы: Ободник, Панич, Петух

МПК: G06F 7/52

Метки: интегратор, цифровой

...логического блока умножителя, 1 Х 1-разрядный счетчик, вход которого соединен с входной шиной, а выходы - с вторыми входами логического блока умножителя, введен накопительный сумматор, тактовый вход которого подключен к входной шине, вход переноса - к выходу логического блока умножителя, кодовые входы - к выходам М-Х старших разрядов М-разрядного регистра, а выход - к выходной шине.На чертеже представлена функциональная схема цифрового интегратора.Цифровой интегратор содержит М-раз рядный регистр 1 управляющего кода, Хразрядный счетчик 2, логический блок 3 умножителя и накопительный сумматор 4.Выход сумматора подключен к выходной шине.815726 15 Формула изобретения Соста лева Техред Тираж ИИПИ Государствен по делам изобрете 5, Москва,...

Номер патента: 815727

Опубликовано: 23.03.1981

Авторы: Герман, Елоховский, Соколов

МПК: G06F 7/60

Метки: импульсовv, код, преобразо-ватель, следования, функциональный, цифровой, частоты

...ИЛИ и коммутатора, второй вход которого через делитель частоты импульсов соединен с выходом генератора импульсов, выходы коммутатора через вто - рой элемент ИЛИ соединены со входом выходного регистра.Введение (для решения задачи аппрокси - мации) второго переменного параметра частоты заполнения Б позволяет расширить семейство аппроксимирующих гипербол. Это позволяет выбрать для аппроксимации отрезки гипербол, которые на большем участке повторяют аппроксимируемую функцию. Можно показать, что заданная зависимость Х = 1 Р ) аппроксимируется набором участков гиперболических зависимостей, воспроизводимых согласно формуле(2) где и - число участков аппроксимации;Ро; - частота заполнения на 1-ом участке аппроксимации;К - число периодов...

Номер патента: 815728

Опубликовано: 23.03.1981

Авторы: Мацуев, Мержвинский, Сосницкий

МПК: G06F 11/00, G11C 29/00

Метки: информации

...5, блок 3 сравнения и сумматор 4.Дешифратор 5 выделяет из поступающей информации служебные символы и синхросигналы. Символы поступают на соответствующие входы блока 6 форматов, а синхросигналы - на счетчик 7, выходы которого поразрядно соединены со входами дешифратора 14 теста, блока 6 сравнения форматов. Сигналы с выходов дешифраторов 5 и 14 поступают в блок 6 сравнения форматов на соответствующие входы, элементов 15 И так, что, в случае прихода символа ШС на определенном ему в контролируемом сообщении месте, на выходе одного из элементов 15 И формируется сигнал. Этот сигнал через элемент 16 ИЛИ устанавливает триггер 17 в положение, разрешаюшее работу элемента 18 И. Затем в случае, если за время, определяемое форматом контролируемого...

Номер патента: 817698

Опубликовано: 30.03.1981

Авторы: Жигунов, Кудряшова, Любошиц, Хуторецкий

МПК: G06F 3/00

Метки: воздействий, выводауправляющих, исполни-тельные, многоканальное, органы

...выходы вторых ключей - с входами второго блока контроля четности, а выходы элементов ИЛИ являются выходами устройства40На чертеже приведена структурная схема устройства.Многоканальное устройство для вывода управляющих воздействий на исполнительные органы 1 объектов уп равления содержит блоки 2 сопряжения, блок 3 формирования сигнала четности, два блока 4 и 5 контролячетности, элементы 6 ИЛИ, триггеры7 и 8, усилители 9 и 10, ключи 11 и 12.На устройство из цифровой вычис- лительной машины подаются следующиесигналы: импульс записи 13 и информация с первого разряда 14 по и-й разряд 15. Входы триггеров 7 н 8 каждого блока 2 сопряжения объединенымежду собой. Выходы триггеров 7 и 8соединены со входами усилителей 9 и10 соответственно,...

Номер патента: 817699

Опубликовано: 30.03.1981

Авторы: Трубицын, Цупрев

МПК: G06F 7/49

Метки: комплексныхчисел, п-разрядных, сумматор

...при отсутствии НЦ.Процесс формирования разрядов повторяется до получения суммы.На основании описанного алгоритма сложения комплексных чисел время сложения определяется по формуле К 2 1+Мв+8 где с =- длительность протцедуры"сло 3 жения операндов видаНЦ.НЦ.НЦ,НЦ.НЦ.НЦ.+ 111111111111111111 - 1-ый операнд 011011011011011011 - 2-ой операнд 000000000000000000 - сумма; й 2= ст (и+8) - длительность процедуры сложения при отсутствии(5) лиал ППП "Патентф,Ужгород,ул.Проектная на одноразрядные сумматоры и складывается с их содержимым, при этом формируются новые коды: поразрядного сложения и переносов.Через и+В/2 раз процесс сложения оканчивается и по сигналу УЗ полученная сумма передается в регистр 4.Выходы блока 5 синхронизации соединены с...

Номер патента: 817700

Опубликовано: 30.03.1981

Автор: Кайма

МПК: G06F 7/50

Метки: двоичных, одноразрядных, суммирования, чисел

...р и м е р,При выполнении преобразователей 2 и узла 3 для случая . в.ю 2, М 4, я = в М = 8, устройствосодержит два преобразователя 2 двоичных кодов в унитарные коды, выполненные на элементах И 6, ИЛИ 7,НЕ 8, и в состав узла 3 суммирования унитарных кодов входит в этомслучае единственный сумматор 5 унитарных кодов, выполненный в виде матрицы двухвходовых элементов И 9,выходы элементов И 9, каждой диагонали матрицы объединены одним элементом ИЛИ 10. Каждый иэ двух преобразователей 2 преобразует двоичную четырехразрядную комбинацию на своемвходе в сигнал на одном из своихпяти выходов, наличие которого указывает, сколько единиц содержится во.входной комбинации,Устройство работает следующим образом.Перед началом суммирования и...

Номер патента: 817701

Опубликовано: 30.03.1981

Авторы: Ильин, Попов, Скворцов

МПК: G06F 7/52

Метки: умножения

...подается множимое, представленное в унитарном коде 1 иэ ж (ш-ичная сис тема счисления), причем на вход первого дешифратора группы подается 45 ба в старших разрядов с регистра множимого. Выходы дешифратора представляют собой старший разряд множимого представленного в коде 1 из ш и т.д., а на вход последнего девщфратора группы подается 3 о в младших разрядов с регистра множимого, выходы которого представляют собой младший разряд множимого, представленного в коде 1 из в, выходы дешифраторов группы соединены с соответствующими входами сумматора 4.В зависимости от содержимого старшего разряда регистра 2 множителя по шине 3 разрешения подается либо не подается сигнал разрешения образования очередного частичного произведения. В случае наличия...