G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 849204

Опубликовано: 23.07.1981

Авторы: Грушевский, Минцис, Петрушанский, Сухолуцкий, Филякин, Хомутовский

МПК: G06F 7/04

Метки: двоичныхчисел, сравнения

...единицы на выходных шинах 12 и 13 независимо от потенциалов на шинах 8 и 9 получают потенциалы логического нуля и логической единицы соответственно, При наличии на управляющей шине 10 потенциала логического нуля, а на шине 11 - потенциала логической единицы на выходных шинах 12 и 13 независимо от потенциалов на шинах 9 и .8 получают потенциалы логического нуля и логической единицы соответственно. При наличии потенциалов логической единицы одновременно на шинах 11 и 10 потенциалы на выходных шинах 13 и 12 определяются потенпиалами на шинах 9 и 8. При наличии на шине 7 потенциала логической единицы, а на шине 8 - потенциала логического нуля на выходных шинах 11 и 12 получают потенциалы логического нуля и,логической ециницы соответственно,...

Номер патента: 849205

Опубликовано: 23.07.1981

Авторы: Вилкул, Долголенко, Луцкий

МПК: G06F 7/38

Метки: арифметических, выполне-ния, конвейерное, надмножеством, операций, чисел

...выход тригге-65ра 26 - с входом младшего разряда преобразователя 27 и входом триггера 11 , (и+3) старших выхода преобразователя 27 - с входами сумма- тора 29 выход младшего разряда преобразователя 27 - с входами сумматора 29, выход младшего разряда преобразователя 27- с входом младшего разряда сумматора 29, первые выходы (и+2) младших разряда сумма.ора 29 - с входами (и+2) старших разрядов регистра 7, вторые выходы (и+2) младших разрядов сум:матора 29 - с входами (и+2) старших разрядов регистра 8, первый выход блока 28 в .с входами триггера б второй выход блока 28, - с входами триггера 5третий, четвертый, пятый, шестой выходы блока 28 - соответственно с входами триггеров 2 , 3, б и 4. Тактовые входы триггеров 1-6 и 11 и регистров 7-10...

Номер патента: 849206

Опубликовано: 23.07.1981

Авторы: Мельник, Черкасский

МПК: G06F 7/38

Метки: арифметическое

...сигнала, служащего для сдвига мантиссы на разряд вправо и увеличения порядка на единицу при выполнении операции извлечения квадратногО я корня в случае нечетного порядка олеранда, Элемент 35 ИЛИ формирует сигнал для сдвига мантиссы на разрядвправо на регистре 33 и увеличенияпорядка на единицу иа сумматоре 36.Блок 3 обработки порядков содержитпервый регистр 39, коммутатор 40,регистр 41, сумматор 42, узел 43анализа переполнения, узел 44 сдвига на один разряд вправо при выполнении операции извлечения корня ипреобразователь 45 прямого кода в обратный. Блок 4 нормализации содержитумматор 46, служащий для вычитанияз порядка числа единицы при нормализации, регистр 47, сдвиговый регистр 48 для сдвига влево при нормализации мантисс результатов и...

Номер патента: 849207

Опубликовано: 23.07.1981

Авторы: Ведерников, Мальщукова

МПК: G06F 7/50

Метки: комбинационный, сумматор

...группы .узла 4, зходы .другой группы которогосоединены с выходом сумматора 2 помодулю два и входом 19 инверсии переноса в данный разряд (0). Выходсумматора 2 и выход, узла 4, которыйявляется выходом 20 переноса (С ) впоследующий четный разряд 8 сумматора, соединены с входами одной группы элемента 7 2 И-ИЛИ-НЕ, входы другойгруппы которого подключены к входу19 и выходу элемента 6 НЕ, вход которого соединен с выходом сумматора2, на выходе 21 формируется значениесуммы данного разряда (5.).Входы сумматора 9 соединены с входами 22-25 инверсных и прямых значений операндов соответствующего разряда сумматора (а 1, Ь 1,Входы 24 и 25 прямых знадов.соединены с входамиузла 11, входы другой гр соединены с выходом сумматора 9 ивходом 26 переноса...

Номер патента: 849208

Опубликовано: 23.07.1981

Авторы: Ложкин, Мамаев, Шевляков, Яхонтов

МПК: G06F 7/52

Метки: умножения

...строки матрицы, выходы переноса сумматров г-ых столбцов (щ+1)-рй строки матрицы. соединены соответственно с входами второго слагаемого сумматоров (г+1)-ых столбцов, выход суммы сумматора первого столбца щ-ой строки матрицы является выходом (щ+1)-го разряда произведения устройства, а выходы суммы сумматров 1п (щ+1)-ой строки матрицы являются выходами соответственно щ+2, ,щ+и+1 разрядов произведения устройстна, входы переноса сумматоров столбцов 1,ппервой строки матрицы соединены с шиной потенциала логического нуля, а входы переноса сумматорови-го и (и+1)-го столбцов - с шиной потенциала логической единицы.На чертеже приведена схема предлагаемого устройстна.Устройство содержит элементы 1-12 И,сумматоры 13-. 28, первую группу 29...

Номер патента: 849209

Опубликовано: 23.07.1981

Авторы: Золотовский, Коробков, Кривошапка, Крюкова

МПК: G06F 7/552

Метки: вычисления, корняквадратного

...и том же устройстве.Начальное значение искомой функии 0: )Х ., т, Начальное значениергумента х 0. = х.,= 1. Аргумент виде потока единичных приращений, сесом ьх:1 9 2" поступает на входстройства. Приращения ьх проходята первый вход коммутатора 4 и делиеля 2 частоты. На выходе делителяастоты формируются приращения с веом 2 2" 2Коммутатор 4 управляется счетчиом 5. Если счетчик 5 находится вулевом состоянии, на первый выходоммутатора 4 проходят прирашениявесом ь х= 2 ц Если счетчик 5аходится в состоянии 001, наервый выход коммутатора 4 проходят рирашения ах -- 2 и т.д.-юЕсли счетчик 5 .фиксирует номер зоны, в которой находится аргумент, ,счетчик 3 фиксирует значение аргумента внутри зоны. К выходам счетчи- ка подключен блок вычисления...

Номер патента: 849210

Опубликовано: 23.07.1981

Авторы: Гайдай, Скуратовская, Хаскин

МПК: G06F 7/556

Метки: вычисления, логарифмачисла

...элемент ЗИ-ИЛИ и два элемента ИЛИ, причем входы элементов НЕ подключены соответственно к седьмому, второму и четвертому входам второго преобразователя, входы с первого по четвертый элемента 2 И-ИЛИ подключены соответственно к шестому, седьмому и третьему входам второго преобразователя кода и выходу первого элемента НЕ, входы с первого по шестой элементы ЗИ-ИЛИ соединены соответственно с пятым, седьмым, вторым и десятым входами, второго преобразователя кода, выходом элемента ИЛИ и выходом второго элемента НЕ, первый и второй входы первого элемента И соединены соответственно с выходом третьего элемента НЕ и седьмым входом второго преобразователя кода, входы второго элемента И соединены соответственно 40 с одиннадцатым и денятым...

Номер патента: 849211

Опубликовано: 23.07.1981

Авторы: Леусенко, Морозевич, Ярмолик

МПК: G06F 7/58

Метки: генератор, процесса, случайного

...в единичное состояние, В этом случае схема, показанная Щна фиг.2, повторяет работу схемы,приведенной на фиг.б,Рассмотрим случай, когда необходимо воспроизвести выпуклый вид спектральной плотности мощности в данной Я,частотной полосе. В этом случае совокупность элементов 12-17 (фиг.2) структурной схемы путем фиксирования на триггере 17 управления нулевого состояния преобразуется в схему, приведенную на Фиг.За. На вход элемента И (фиг.За) с выхода вероятностного двоичного, элемента 11 поступает случайная последователь- ность независимых случайных двоичных цифр хк с вероятностью Р(х 1=1)Р, где = 1, 2, 3Входная последовательность хК (фиг. 4 б) преобразуется в последовательность г(фиг. Зв) таким образом, что в новой...

Номер патента: 849212

Опубликовано: 23.07.1981

Автор: Захаров

МПК: G06F 13/36, G06F 9/50

Метки: дляподключения, информациик, источников, магистрали, многоканальное, общей

...оп роса для:прбдварительйого выбора оче;редной заявки, поэтому он подается ина третий вход элемента ИЛИ 7. Сйомощью этого элемента сигнал опро. са выдается на вьнод 17 и далее в 65 соседний канал 1. Кроме того, триг849212 Таким образом, одновременно с 50 сеансом передачи, длительность которого равна длительности сигналаподключения к магистрали, осуществляется выбор следующего канала,имеющего заявку. Причем этот выборуже заканчивается к приходу следующе.го синхроимпульса. При установке"1 ф триггера 2 по й-входу сбрасывается триггер 9, что приводит к установке логического нуля на О-входетриггера 2. В результате, в следую щем такте этот триггер сбрасывает-ся, и сеанс передачи для данногоисточника заканчивается. Но в этом.же такте...

Номер патента: 849213

Опубликовано: 23.07.1981

Авторы: Абражевич, Кулаго, Тихович

МПК: G06F 5/00, G06F 9/46, G11C 7/10 ...

Метки: буферизацией, данных, дляуправления, многоканальное

...2 и 3 в регистр 47 (Фиг.2). Параллельно по входу 3 через элемент 16 ИЛИ, по 5 ,заднему фронту синхроимпульса по входу 8, устанавливается триггер 30, указывающий, что регистр 47 полный, и сбрасывается сигнал на С-входе триггера 37 регистра 47.ОДлительность такта выбрана таким образом, что к моменту прихода на вход 8 заднего фронта следующего синхроимпульса (второй такт) принятый байт А данных успевает переза-, писаться (так как на всех. входах разрешающий высокий уровень) по крайней мере в регистры 48 и 49 (т.е. и = 2 и осуществляется сдвиг байта данных на две ступени).Перезапись идет и далее (при усло вии, что буфернаяпамять 1 пуста) насколько позволяет длительность такта, но устройство не фиксирует этот сдвиг.Во втором такте по...

Номер патента: 849214

Опубликовано: 23.07.1981

Авторы: Богумирский, Чернаков

МПК: G06F 9/54

Метки: подпрограм-мами

...адрзса списка параметров и второйвход 19 устройства,Устройство работает следующим образом.В исходном состоянии триггер 11установлен в нуль, а триггер 14в единицу. С помощью специальной команды засылки информация об адресахточек входа и. выхода, а также обадресе команды перехода вводится всоответствующие регистры 1-3. Поэтой же команде в регистр 18 заносится адрес списка параметров подпрограммы, При совПадении текущегоадреса, содержащегося в счетчике 7с,адресом команды перехода, хранящимся в регистре 3, на выходе уз-,ла б сравнения появляется сигнал.Он поступает на второй вход элемента И 4 и единичный вход триггера11, в результате чего адрес точкивхода переписывается в счетчик 8и начинается выполнение подпрограммы, а на втором входе...

Номер патента: 849215

Опубликовано: 23.07.1981

Автор: Хомич

МПК: G06F 11/08

Метки: четностиинформации

...8-8 И, элементы 9-9 ИЛИ второй группы.Устройство работает следующим образом. Э 5Входная двоичная информация заносится в и-разрядный информационный регистр 1 в последовательном или параллельном коде.Пусковым сигналом, подаваемым на ф) вход установки триггера б в нулевое состояние, формирователь 7 и входы первой группы элементов 2-2Иустройство переводится в рабочий режим, если в первом разряде Регистра 1. 5 записана "1",сигнал с выхода элемента 2 И запрещает прохождение сигналов через элементы 2-2 и И более старших разрядов, а через элемент 4 ИЛИ элемент 5 И фиксируется триггером б со счетным входом. При переключении триггера б формирователь 7 образует сигнал комбинации, который поступает через соответствующий элемент 5 И второй...

Номер патента: 849216

Опубликовано: 23.07.1981

Авторы: Король, Псарев, Тищенко

МПК: G06F 11/20

Метки: режимамиобмена, резервированной, системы

...памяти. С этой целью центральный процессор 1 по программе, обнаружев-; шей данную неисправность в блоке 5 ОЗУ, производит установку определенного кода на регистр 9 управления переадресацией, по которому на двух выходах дешифратора-шифратора 10, соответствующих базовым адресам данного неисправного блока ОЗУ и второго исправного блока ОЗУ, появляются сигналы, запрещающие прохождение базовых адресов от центрального процессора 1. Появление на входах соответствующих двух элементов 13 И-НЕ постоянных потенциалов "логический 0" формирует по входам базовых разрядов адреса блоков 5 ОЗУ,постоянные потенциалы "логическая 1", по которым код базового адреса неисправного блока отличается от предыдущегоЭ третий массив (базовый 35 " адрес...

Номер патента: 849217

Опубликовано: 23.07.1981

Авторы: Дербунович, Мызь, Потепух

МПК: G06F 11/26

Метки: цифровыхсхем

...контролируемого 20объекта. В первом режиме, если напару управляющих входов данного входвыходного узла, состоящего из трехэлементов с тремя устойчивыми сос-,тояниями, и элементы ИЛИ-НЕ приходит 25соответствующая комбинация (01) свыходов регистра маски, элемент 12открывается, а элементы 13 и 14 закрываются, Контрольные сигналы с вы- фхода регистра задания через преобразователь поступают на вход контролируемого объекта,Во втором режиме, если .на парууправляющих входов данного вход-вы- .ходного узла приходит соответствующая комбинация (10) с выхода регистра маски, элементы 12 и 13 закрыты и открыт элемент 14. Сигналданного выхода контролируемого объекта поступает через элемент 14 навход преобразователя б, 4 ОВ третьем режиме, если на...

Номер патента: 849218

Опубликовано: 23.07.1981

Авторы: Аврукин, Мелешко, Неменман, Хорошавин, Черп

МПК: G06F 11/28

Метки: отладки, программ

...блок 1 управлениявызывает модиФикацию адреса в адресном регистре процессора на величинуодного слова оперативной памяти присущим данному процессору способом.5 О Далее в регистр данных оперативнойпамяти процессора поступает следующее слово. блока 8 и записывается воперативную память по адресу в адресном регистре. Счетчик 40 стека,уменьшается на единицу. Адрес в адресном регистре процессора сравнивается со значением адреса А, являющегося конечным адресом поля оперативной памяти процессора, в котороепереписывается содержимое блока 8 бО Выполнение команды заканчивается,когда адрес в адресном регистрепроцессора становится равным адресу АрРазность А 2-А может принимать 65 ения (в единицах, равных величиэначне слова), от 0 до в(где ш -...

Номер патента: 849219

Опубликовано: 23.07.1981

Автор: Антимиров

МПК: G06F 15/00

Метки: данных

...в которыхзакодировано управление тестовой.операцией проверки системы.Результат тестовой операции посылается 65 каждым устройством 1 через соответствующую магистраль на первый и второй узлы сравнения блока анализа, на вторых входах которых конструктивно, например подключением к шинам источника питания каждого разряда, задан эталонный код. Сигнал со счетчика 13 сбрасывает триггер 17 и разрешает запуск триггеров 15 или 16 через элемент И-НЕ, Триггеры 16 и 15 фиксируют неисправности соответственно первой и второй группы блоков 1- 3. Группа элементов 14 И-НЕ реализует следующие Функции запуска первого и второго триггеров: Н, = СС 1лсч СС 2 Н=ССл СЧЬССх где Ни И- сигналы запуска первого и второготриггеров, соответственно; СС, иСС - сигналы...

Номер патента: 849220

Опубликовано: 23.07.1981

Авторы: Безыменко, Глушкова, Першин, Шестеркин

МПК: G06F 15/00

Метки: обработкиинформации, цифровое

...его в режим сложения. Импульсы поступают на счетный вход реверсивного счетчика 3, в котором осуществляется набор информации за время 1 л в соответствии с алгорит.момИ .= К = - " й - (Е - -) ,.(3)ьььл л Ььх. й л 3 и С приходом следующего импульса переноса со счетчика 1 начинается второй режим работы устройства.Импульс переноса через элемент 18 И поступает на второй вход сдви гового регистра б и сдвигается тактовой частотой. Сдвиговый регистр б последовательно выдает следующие команды, С первого выхода регистра б импульс поступает на вход регистра 8 и осуществляет запись в него кода, набранного в реверсивном счетчике импульсов в первом режиме.Код поступает на выход устройства. Импульсом с второго выхода регистра б осуществляется...

Номер патента: 849221

Опубликовано: 23.07.1981

Авторы: Абражевич, Аверьянов, Верига, Овсянников, Погодаев, Яловега

МПК: G06F 11/14

Метки: ввода-вывода, коррек-цией, ошибок, процессор

...При этом процессорввода-вывода сигнализирует центральному процессору о завершении запускаоперации ввода-вывода путем установки триггера 26. Начиная с этого момента, процессор авода-вывода отключается от центрального процессора иработает самостоятельно. Операцияввода-вывода осуществляется с помощью набора микропрограмм, хранящихся в постоянной памяти 31, по которым производится обмен данными междууСтройством и каналом микропрограмма обслуживания передачи данных, считывание управляющих слов канала- микропрограмма обслуживания команды центральйого процессора; завершение операции ввода-вывода-микропрограмма обслуживания каналаВозникающие в процессе работы запросы на обслуживание процессор делит по приоритетности и при наличии...

Номер патента: 849222

Опубликовано: 23.07.1981

Авторы: Елисеев, Тихович

МПК: G06F 15/16

Метки: данных

...прочитанная из ячейкиадресованного блока 2, выдаетсяэтим блоком на свой информационныйвыход. Если выполняется операциязаписи в память, информация, подлежащая записи, передается с выходаарифметического блока 11 на информационный выход процессора 1, затребовшего выполнение записи и по информационному входу блока 2, в которомвыполняется запись, указанная информация записывается в накопитель 3этого блока.Текущая конфигурация памяти однозначно отражается словом опроса, 40которое формируется на выходеопроса М-го блока 2 памяти и передается на вход схемы сравнения каждогопроцессора 1.Исходное значение слова опроса 45на входе 14 в простейшем вариантереализации устройства принимаетсянулевым. В процессе распространениясигналов опроса каждый...

Номер патента: 849224

Опубликовано: 23.07.1981

Автор: Шмерко

МПК: G01R 23/00, G06F 17/14

Метки: вычисления, спектрафункций, уолша

...обеспечивайт Формирование последовательности импульсных сигналов,Регистр 24 сдвига предназначен для управления работой третьего 20 и четвертого 21 элементов ИПо первому входу осуществляется запись единицы в младший разряд, а по второму входу - сдвиг информации в регистре.Одновибратор 25 предназначен для задержки внешнего пускового сигнала при запуске генератора 23 импульсов.Блок управления работает следующим образом.По внешнему пусковому сигналу в момент времени(фиг.3) в младший разряд регистра 24 сдвига записывается единица и через время Ь 1 одно- вибратор 25 запускает генератор 23 импульсов, Первый импульс с выхода генератора 23 передается на первый выход блока 17 управления (1), так как на первом выходе регистра 24...

Номер патента: 849225

Опубликовано: 23.07.1981

Автор: Губарев

МПК: G01R 23/00, G06F 17/14

Метки: анализатор, мгновенного, спектра

...запоминающие устройства соединены между собой и внутри себя по типу сдвигового регистра, те. так, что позволяют в текущий момент времени 6(1 д,(1+1)д), т.е. сразу же после ввода х(1 д 1) и записи его в первую ячейку каскада 8 и перезаписи в блок 8, хранить в г-й ячейке (г=1,2, ,И) Ч-го (с 1=12,0) запоминающего устройства 8 с, значение отсчета х(з.-г+1-(с 1-1)Иа, В этом случае выходом 8 с является выход И-й ячейки этого каскада (что реализуется аппаратно, если запоминающие устройства строятся на сдвиговых регистрах, либо аппаратно-программно, когда.на выходе каскада в любой момент времени поступает содержимое его И-й ячейки, если запоминающие устройства выполняются в виде оперативной памяти)Следовательно, если коммутатор 9в момент...

Номер патента: 849226

Опубликовано: 23.07.1981

Авторы: Кедо, Ульянов

МПК: G06F 17/15

Метки: дляопределения, задержки, корреляционное

...и равна нулю, когда задержка опорного сигнала соответствует этому максимуму и, следовательно, временному сдвигу опорного и исходного сигналов. При рассогласовании сигналы с преобразователя 4 через блок 6 поступают на реверсивный счетчик 7, вызывая изменение частоты на выходе делителя 10. После смены коэффициента деления блок б в течение Нк тактов запрещает прохождение сигналов с преобразователя 4 на реверсивный счетчик 7. Сигналы с блока 6 поступают на управление коммутаторами 2, производя в течение М тактов с помощью коммутации отводов н соответствующих ячейках регистра 1 компенсацию временного рассогласования, возникающего в результате смены тактовой частоты.Преобразователь 4 функционирует в соответствии с таблицей истиннос- ти...

Номер патента: 849227

Опубликовано: 23.07.1981

Авторы: Буров, Куля, Кутас

МПК: G06F 17/10, G06F 17/17

Метки: интерполятор, кубический, цифровой

...19и шестой 20 комбинационные сумматоры и пятый 21 и четвертый 22 вычитатели,Ннтерполятор работает следующимобразом.Формула вычисления значения функции между интерполяционными узлами . может быть записана в следующем виде:К 1где й - значение функции в моментвремени с,10 )=0,),22" - номер позициимежду интерполяционнымиузлами, в которой производится вычисление значения функции й;о,=(д, -ь, )-(ь, "-л.,);Ь= лй -дй.с=2 дй +2(дй, +ьй.)+( д й +Лй.о)Значение процесса в интерполяци 20 онных узлах от задатчика 1 поступаетна вход блока 2 (т.е, значение поступает на вход первого регистра и далее по мере поступления новых значений продвигается во второй, третий и25 четвертый регистры), Кодовые комбинации с выхода блока 2 подаются навходы блока 8, т.е....

Номер патента: 849228

Опубликовано: 23.07.1981

Авторы: Дюкова, Кузин, Кухарев, Новак, Сазонов

МПК: G06F 15/00, G06F 17/16

Метки: векторный, процессор

...вычислить аппаратурнымспособом, используя численный методцифра за цифрой". В основу этогометода положен итерационный вычислительный процесс с фиксированным количеством итераций и, которые производятся над вектором, заданнымкоординатами х,у . Вектор вращается в декартовой системе координатна заранее предрассчитанную последовательность углов, которые определяются выражением .,и - количество разрядов в числе.Эти константы хранятся в блоке 3постоянной памяти. При вычислении функции агся 1 п Е/х первоначальный вектор располагают по оси абсцисс и вращают его в таком направлении,что У стремится к 2.При вычислении функции агссоя. 2/х первоначальный вектор располагают по оси ординат и вращают его в таком направлении, что Х стремится к Е,С...

Номер патента: 849229

Опубликовано: 23.07.1981

Авторы: Дрючин, Кофанов, Степаненко

МПК: G06F 17/18, G06F 7/52

Метки: вычисления, значения, средне-квадратического

...вычислений повторяется.Для предотвращения сбоев в работе устройства, т.е, для повышения его надежности, выход линейного интеграторов подключен также к входу блока 8 переполнения. Если сумма квадратов чисел, хранящаяся в блоке 3 памяти, оказывается больше квадрата максимального числа, записанного в линейном,интеграторе 5, блок 8 формирует сигнал, поступающий на второй вход блока 7. Этот сигнал может быть использован, например, для изменения масштаба входных чисел либо для индикации неправильных вычислений.Блок управления в зависимости от состояния триггера 9 обеспечивает вычисление суммы квадратов или извлечение квадратного кОрня. В первом режиме единичный уровень инверсного выхода триггера 9 открывает схему выбора такта для...

Номер патента: 849230

Опубликовано: 23.07.1981

Авторы: Вертлиб, Гордон

МПК: G06F 17/18

Метки: величины, отклонения, слу-чайной, средне-квадратического

...на ключ 18, сам имйульсфронта осуществляет перенос черезключ 18 единицы переноса, хранящейся в триггере 15Если же фронт отстаивания в этот период не поступает, единица переноса стирается изтриггера 15 тактом Т 2-.1. Таким образом, импульс 2 (фиг.2 е) переносится фронтом отставания (фиг.2 и), импульсы 3 и 4 (фиг.2 е) не переносятся,Следовательно, во втором счетчике 24 и счетчике. 22 памяти (при открытом ключе 19) осуществляется последовательное суммирование пакетов импульСов Х,Х,Х, т.е. суммируются отклонения импульсов от математического ожидания за время, определяемое счетчиком 13 событий, котбрый определяет объем измерений, 5 10Например, при измерении среднего значения модуля краевых искажений импульсов от...

Номер патента: 851289

Опубликовано: 30.07.1981

Авторы: Горбузов, Зусь

МПК: G01R 31/02, G06F 17/00

Метки: межразъемныхсоединений, монтаже, электрическом

...насчетчик 3. Код счетчика 3 расшифровывается дешифратором 4, который стробируется другой серией импульсов с генератора 2 тактовых импульсов, задер- ЗОжанной относительно серии, поступаю"щей на счетчик ЗТаким образом происходит циклический опрос контактов1313 и, присоединенных к выходам дешифратора 4. 35При касании исполнительным элементом 11 определенного из контактов13,13 и.монтажного поля 14 соответствующий выход дешифратора 4 черезограничивающий элемент 12 соединяет Ося с нулевой шиной устройства., Вуказанной цепи при ее опросе появляется импульс тока, который черезблок 8 сопряжения индуцирует на входах усилителя 9 ЭДС определеннойвеличины, Полученный индуцированный 4сигнал усиливается на усилителе 9 и,поступая на вход блока 7...

Номер патента: 851389

Опубликовано: 30.07.1981

Авторы: Вихрова, Лысый, Николайчук

МПК: G06F 13/18

Метки: сопряжения

...запроса, поступающему с выхода 23 приемника, производит выбор определенного кана.ла, одновременно формируя код адреса требуемой информации в схему сравнения 1.7 и обнуляя триггеры 2 и 3, подготавливает их к работе.В исходном состоянии триггер 1 находится в состоянии "1". При этом сигналы информационного выхода 21 коммутатора 19 через открытый элефант И 8 поступают на информационный вход регистра сдвига 13 и через элемент ИЛИ 5 на счетный вход триггера 2.Одновременно с информацией тактовые импульсы коммутатора 19 с его выхода 20 через элементы И 7 и ИЛИ 4 поступают на тактовый вход регистра 13 сдвига иэлемент НЕ 14, который формирует сигнал окончания записи информации в регистр 13 сдвига, поступающий на вход формирователя 16,в дешифратор...

Номер патента: 851393

Опубликовано: 30.07.1981

Авторы: Манько, Мингалеев, Пластун

МПК: G06F 5/00

Метки: индикатора, код, семисегментного, троично-десятичногокода

...в з твин собразовнаций.емого претичного ко Фиг ани тветс т пре комби длага -дес я На входы Х,-ХЗ преобразователя подаются кодовые комбинации в троичной форме (по входу Х, с естественным весом Зо по входу Х - 3, по входу Х - 3 ), при этом на выходах Г + Г преобразователя (положительные сигналы на выходах элементов 8- 14) появляются кодовые комбинации, однозначно соответствующие входной Если выходы Р -Г,. (положительные сигналы) подсоединить через усилители к сегментам (1 сс.) индикаторного элемента (например, люминофора) один к одному, то на индикаторном элементе визуально можно наблюдать десятич ную цифру, соответствукщую троичной на входе преобразователя.Система тактового питания схемы преобразователя - трехфазная; при этом входная...

Номер патента: 851397

Опубликовано: 30.07.1981

Авторы: Аспидов, Гурьянов, Козюминский, Мищенко, Семашко, Терешко

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...1 и 2подключены ко входам элемента И 3, 30 выход которого 10 является пряьым851397 Х чХ 1 0 Х Х 1 Х Х О Х чХ О15 ХчХХ 4 ХйчХ 1 Х 2 Х ХХ чХ,Х х х 1Х 1 Формула изобретения Составитель В, КайдановТехред Н. Келушак Корректор В. Синицк дактор Н. Безродна аказ 6360 69 Тираж 745 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/лиал ППП "Натентф, г, Ужгород, ул. Проектная,выходом модуля и через элемент НЕ 4 инверсным выходом 9 модуля.Многофункциональный логическиймодуль работает следующим образом,На управляющие входы 5 и 6 логических элементов равнозначности 1 и2. соответственно подают набор управляквцих сигналов, Одновременно на информационные входы 7 и 8...