Устройство для вычисления логарифма

,.807 21 А ИЙ И ОТКР ГОСУД АРСТВЕНКЬЭПО ДЕЛАМ ИЗОБРЕТЕН ИСАНИЕ ИЗОБРЕ ЬСТВУ РСНОМУ СВИ(71) Кубанский государственный университет(561 1 Авторское свидетельство СССРУ 813414, кл. С 06 Р 7/556, 1980.2, Авторское свидетельство СССРВ 744560, кл. С 06 Р 7/556, 1978(54)(57) УСТ ТВО ДЗИ ВЬИИСЛЕНИЯЛОГАРИФИА, ржащее блок выделения старшего разряда, шифратор, блоксдвига, сумматор,.первый элементИ и первый элемент НЕ, причем входустройства соединен с входом блокавыделения старшего разряда и информационным входом блока сдвига, управляющий вход которого соединенс выходом блока выделения старшегоразряда и входом шифратора, а-й выход ( 1 = 1,27) блока сдвига ,соединен с первык входом 4-го разряда сумматора, выходы шиФратора и сум-матора являются выходами устройства, отличающееся тем,что, с целью повышения точности,в него введены первый и второй элементы И-НЕ, второй элемент И, второй,третий и четвертый элементы ЙЕ, элемент й с инверсным входам, группаэлементов И и группа элементов И синверсным входомпричем выход первого разряда блока сдвига соединенс первым входам первого элемента И-НЕ, первьм входом второго элемента И, инверсным входом элемента И с инверснык входоми через первый элемент НЕ с первым входом второго элемента И-НЕ, второй вход которого соединен с выходом второго разряда блока сдвига и через второй элемент НЕ с вторым. входом первого элемента И-НЕ, третий вход которого соединен через третий элемент НЕ с выходом третьего разряда блока сдвига и третьим входом второго элемента И-НЕ, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого элемента И-НЕ, выход первого элемента И соединен с вторым входам второго элемента И, пряве.еч вхоом элемента И с инверсным входом и ерез четвертый элемент НЕ с вторыми ходами четвертого, шестого и седвмого разрядов сумматора, выход элемЕнта И с инверсньм входом соединен Е с первыми входами элементов И группы, выход второго элемента. И соединен с прямыми входами элементов И с инверсными входами группы, выход 3-го разряда блока сдвига, 3 = 2,3,4, 5, соединен с инверснык входом Д)-го элемента И с инверсным входом группы и вторым входом Ц)-го элемента И группы, выход которого соединен с. вторьи входом Ц+Ц-го разрядасумматора и выходом Ц)-го элемента И с инверсным входом групйы, вторые входы первого, второго и третьего разрядов сумматора соединены с входом нулевого потенциала устройства, 1027721Работа устройства основана насоотношениях:1 оц г = Б+1 од 1+1), (12 . 2 К"где2 Оу 2 н 1 оа 1+с)+Ю , г) Изобретение, относится к вычислительной технике и предназначено длявычисления логарифма по основаниюдва от чисел, представленных параллельным двоичным потенциальным кодом, и может быть использовано в цифровых системах обработки геофизических, например сейсмических, данных.Йзвестно цифровое устройство длявычисления логарифма, содержащее регистры, логические блоки, ПЗУ кон Остант, сумматор 1 3.Недостатком известного устройства является сложность техническойреализации и высокая стоимость изза использования ПЗУ. 15Наиболее близким по техническойсущности к предлагаемому являетсяустройство для вычисления логарифма, содержащее блок управления, блоксдвига, параллельный сумматор, логические схемы И, ИЛИ, НЕ, шифратори дешифратор 1.2 3.К недостаткам известного устройства относятся невысокая точность логарифмирования максимальные относительная и абсолютная погрешности равны 0,6 и 0,036), иэ-за этого устройство оперирувт только с шестиразряднымн двоичными числами,Цель изобретения - повышение точности логарифмирования.Поставленная цель достигаетсятем, что в устройство для вычислениялогарифма, содержащее блок выделения старшего разряда, шифратор, блоксдвига, сумматор, первый элемент И Ии первый элемент НЕ, причем входустройства соединен с входом блокавыделения старшего разряда и информационным входом блока сдвига, управляющий вход которого соединен с вы Оходом блока выделения старшего разряда и входом шифратора, 3-й выход1 = 1,27) блока сдвига соединен с первым входом р-го разрядасумматора, выходы шифратора и сумматора являются выходами устройства,дополнительно введены первый и второй элементы И-НЕ, второй элементИвторой, третий и четвертый элементы НЕ, элемент И с инверсным вхо-дом, группа элемента И и группаэлементов И с инверсным входом, причем выход первого разряда блока сдвига соединен с первым входом перного элемента И-НЕ, первым входом вто"рого элемента И, инверсным входомэлемента И с инверсным входом, и че-,. рез первый элемент НЕ с,первым входом второго элемента И-НЕ, второйвход которого соединен с выходом вто-рого разряда блока сдвига и через ЬОвторой элемент НЕ с вторым входомпервого элемента И-НЕ третий входкоторого соединен через третий элемент НЕ с выходом третьего разряда блока сдвига и третьим входом второго элемента И-НЕ, выход которого соединен с первым входом первого элемента И, второй вход которогосоединен с выходом первого элемента И-НЕ, выход первого элемента Исоединен с вторым входом второгоэлемента И, прямым входом элементаИ с инверсным входом и через четвертый элемент НЕ с вторыми входами четвертого, шестого и седьмогоразрядов сумматора, выход элементаИ с инверсным входом соединен с первыми входами элементов И группы,выход второго элемента И соединен спрямыми входами элементов И с инверсными входами группы, выход 3-горазряда блока сдвига, 1 = 2,3,4,5,соединен с инверсным входом Ц)-гоэлемента И с инверсным входом, группы и вторым входом )- 1)-го элементаИ группы, выход которого соединенс вторым входом +2)-го разрядасумматора и выходом 3- 1)-го элемента И с инверсным входом группы, вторые входы первого, второго и третьего разрядов сумматора;соединены свходом нулевого потенциала устройства. Предлагаемая конструкция устройства обеспечивает более высокую точность логарифмирования, так как поправка вычисляется арифметически, с большой точностью, достигающей девяти-десяти двоичных разрядов а у прототипа - восьми разрядов), Определение поправки производится арифметически с помощью матриц сдвига, прямой - если мантисса Х нормализованного числа меньше 11/16, инверсной, если больше 13/16 или логически, в виде константы 0001011) еслих. . В пер 6 Ь вых двух случаях поправка равна-К2 х и 2 2 2" соответственно.ф ф На чертеже приведена структурнаясхема устройства. В устройство входят блок 1 выделения старшего разряда, блок 2 сдвига, шифратор 3, сумматор 4, элементы И 5, элементы И б с инверсным входом, элементы И-НЕ 7, элементы НЕ 8, Круппа 9 элементов И с инверсным входом и группа 10 элементов И.1027721 кий уровень сигнала с выхода вто=рого элемента И 5 разрешает сдвигвправо на два разряда обратного кода 1, т.е. (1-й"). Это производится с помощью группы 9 элементовИ б. рав 4мф 4282 -)4 0,зв (т218 если если если Когда же - 1( в , то вырабатыва 38 8ется низкий сигнал, закрывающий обегруппы 9 и 10 элементов И б и 5,10 однако через четвертый элемент НЕ 8этот сигнал поступает на четвертый,шестой и седьмой разряды, задаваяконстанту 11/128, равную поправкеЪ 1 при этих значениях 1.15 Выходные сигналы удерживаютсяна выходе, пока на входе есть напряжение кода ь.На первый, второй и третий разряды второго входа н вход переноса2 О сумматора 4 подается логическийнуль.В результате на выходе будет получено значение логарифма числа сточностью до семи знаков после запятой, причем все цифры, включаяшестой разряд, верны, а седьмаяциФра верна Ъ большинстве случаев.Максимальная абсолютная погрешность равна 0,014. Максимальная относительная погрешность - около.О 0,175,В основу алгоритма работы устройства положен принцип нахождения,поправки логарифма арифметическимиЗ 5 (умножение на - ) операциями в от 4дичке от логарифмических у прототи- "па.Более точноЕ выиисление логарифмапозволяет .сократить базу вычисления4 О корреляционных Функций, чго ускоря-,ет нх обработку на 35. НИИПИ Заказ 4741,ул.Проектная,4 лиал ППП "Патентф, г.у где а 1 - поправка логарифма,ная Работа начинается с поступления восьмираэрядного параллельного двоичного числа.г на вход устройстваБлок 1 определяет номер М самого старшего- разряда, содержащего "1 ф, и вьщает его на шифратор 3, который вырабатывает целую часть искомого логарифма, равного Н. Одновремей но этот номер поступает на блок 2 сдвига, который сдвигавт число к на.И 1 разрядов .вправо и выдает семираэрядную дробную часть логариФма на,первый вход сумматора 4. Элементы НЕ 8 и элементы И-НЕ 7 проверяют в какой диапазон попало зна-. чение 1. Если й С, то низкий уро-вень сигнала с первого разряда поступает на инверсный вход элемента 6, одновременно высокий сигнал снимается с выхода первого элемента И 5 н подается на прямой вход элемента б, иа выходе которого появ-ляется высокий сигнал, разрешающий сдвиг на два разряда содержимого первого входа сумматоров. Сдвинутое на два разряда число н есть поправка к дробной частя логарифма.Аналогично, при Ф+ первый разрядравен 1) сигнал с него закрйвает элемент И 6, но открывает второй элемент и 5. Второй сигнал для него внрабвтывается элементом И-НЕ и первым элементом И 5. Высо- Р Тираж 706 Подписно