G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1012272

Опубликовано: 15.04.1983

Авторы: Белевич, Ефремов, Колгин, Корелов, Кошелев

МПК: G06F 17/18

Метки: вычисления, скользящего, среднего

...Тираж 704венного .комитета СССретений и открытийЖ, Раушская наб.,одпис но 4/ Филиал ППП "Патентф, г. Ужгород, ул. Проектна ся в делителе 7 коэффициент деления равен 2 й) синхронно с соответствующим четным импульсом генератора 1 тактовых импульсов. Первые М тактов, регистр 5 сохраняет запись нулевого значения кода Ч (О,й,Т) =05,На практике широко распространены случаи, когда вычисление скользящего среднего должно проводиться при обработке процессов, имеющих близко соприкасающиеся области частотных диапазонов составляющих из сигналов: область нижних частот диапазона ста-, ционарных случайных возмущений и область верхних частот диапазона низкочастотных регулярных измене- , 15 ний входной величины. При этом все регулярные низкочастотные...

Номер патента: 1012313

Опубликовано: 15.04.1983

Авторы: Иванов, Поляков, Попов, Соболев

МПК: G06F 17/14, G08C 19/28, H03M 7/30 ...

Метки: данных, сжатия

...элементов, выходы элементов. И первой группы соединены с единичными входами соответствующих триггеров, объединенных в группу, выход блока сравнения подсоединен к первому входу хронизатора, второй выход которого подсоединен к первому входу элементов ИЛИ и вторым входам запоминающих блоков, третий выход хронизатора подсоединен к первым входам запоминаю,щих блоков и третьим входам блоков вычитания, четвертый выход хронизатора соединен с управляющим входом блока обратного преобразования коэффициентов базисных Функций, выходы ключей подсоединены к третьим входам соответствующих запоминающих блоков, вторым входам соответствующих блоков вычитания, а также к первым входам соответствующих элементов И второй группы, выходы элементов...

Номер патента: 1013935

Опубликовано: 23.04.1983

Авторы: Адерихо, Белик, Хайтман, Якимович

МПК: G06F 3/02

Метки: ввода, информации

...вторым выходом устройства, выходы первого шифрато-, 60 ра соединейы с первым входом элемента 2 И-ИЛЙ, второй вход которого соединен с выходом элемента ИЛИ, второй выход первой клавиатуры соединен с третьим входом элемента 2 И-ИЛИ,На чертеже представлена электрическая схема устройства для ввода инФормации.Устройство содержит коммутационные элементы 1, клавиатуру 2 символов и клавиатуру 3 регистров, первый шифратор 4 основной части кодов символов, второй шифратор 5 дополнительной части кодов символов, элемент 6 ИЛИ, элемент 7 2 И-ИЛИ, регистр 8 (кода), стробирующий вход 9 устройства, первый выход 10 устройства и второй выход 11 устройства. Весь набор вводимых символов обозначен на клавишах клавиатуры 2 символов, причем число символов...

Номер патента: 1013936

Опубликовано: 23.04.1983

Автор: Кутаев

МПК: G06F 3/02

Метки: ввода, информации

...ИЛИ блока элементов нимают часть излучения источниковИЛИ 6, число ключей блока ключей 7, света 19, в результате чего на всехчисло формирователей блока формиро- выходах блока Формирователей 9 ивателей 9 равно числу коммутационных на выходах элемента И-НЕ 13 при нуэлементов 8. 15,левом коде счетчика 2 одновременнодешифратор 5 не имеет нулевого появятся положительные импульсы,выхода (не дешифрирует нулевой код Защита информации происходитолена своих входах 1, а дешифратор 4 . дующим. образом,имеет нулевой выход, Пусть триггеры 15 и 17 находятся .в нулевом состоянии, при.котором наВыходы блока формирователей 9 за- их выходах присутствует потенциалведены на информационные .входы мульти- логический 10",.Сброс триггера 15 вплексора 11, причем...

Номер патента: 1013941

Опубликовано: 23.04.1983

Авторы: Косников, Сергеев

МПК: G06F 3/153

Метки: графической, информации, отображения, трубки, экране, электроннолучевой

...ключа, при этом вход1013941 Продолжение таблицы Коэффициенты Конические сечения 2 Форма Парабола с верти- Фок.параметр Р=-А/2 Ькальной осью, вет- ви-вверх Фок. параметр Р = В/2 А Парабола с горизонтальнойосью, ветвивпраыо о о фок. параметр Р=- В/2 А 0О Парабола с .горизонтальной осью,ветви-влево Радиус вращения Г=РУгол наклонаЧ:СЬ 1 Д)В) Прямая линия 51 п Ю С 05 Ч П р и м е ч а н и е: величины х,уо во всех центральных конических сечениях определяют координаты центра, для параболы - координаты вершины, для прямой линии - координаты центра вращения точки, вокруг которой вращается прямая при изменении А и В ). С целью придания выражению 1 формы, пригодной для айпаратурной реализации, преобразуем его.,После преобразований получимК, +1...

Номер патента: 1013943

Опубликовано: 23.04.1983

Автор: Фет

МПК: G06F 7/00

Метки: однородной, среды, ячейка

...1. Второй вход элемента И 15 соединен с единичным выходом триггера 12, а второй вход элемента И 16 - с первыми входами элементов И 14 и 17, третьим входом элемента И 20, а также со входом 4 и выходом 9 ячейки. Третьи входы элементов И 15 и 16 соединены через элемент НЕ 24 со входом 1 ячейки. Третий .вход элемента И 19 соединен с первым входом элемента И 13, первым входом элемен та ИЛИ 21 и со входом 3 ячейки, который подКлючен также - через элемент НЕ 25 - к четвертому входу элемента И 20. Выход элемента И 16 соединен с первым входом элемента ИЛИ 22. Вторые входы элементов ИЛИ 2 и 22 и элемента И 17 подключены к выходу элемента И 15. Первый вход элемента ИЛИ 23 соединен с выходом элемента И 17, а второй его,вход - со входом 5 ячейки....

Номер патента: 1013944

Опубликовано: 23.04.1983

Автор: Каика

МПК: G06F 7/04

Метки: сравнения, чисел

...ячейки соединены с первыми входами соответственно первого и второго элементов И,а третий и четвертый входы - совторыми входами соответственно второго и первого элементов И, выходыкоторых соединены со входами элемента ИЛИ, выход первого элемента И .соединен со вторым выходом ячейки,последующие ячейки сравнения содержат элементы И, ИЛИ, НЕ, полусумматор, причем первый вход ячейки соединен с первыми входами первого ивторого элементов И, второй входячейки соединен с первым входом полусумматора и первым входом третьего элемента И, выходы первого ивторого элементов И являются вторыми третьим выходами ячейки соответственно, выход полусумматора соеди-,нен с четвертым выходом ячейки, четвертый вход ячейки соединен со вторым входом второго...

Номер патента: 1013945

Опубликовано: 23.04.1983

Авторы: Антонов, Кондратюк, Черкасский

МПК: G06F 7/38

Метки: масштабирующее

...входами коммутаторов второй группы, выходы которых соединены с информационными входамикоммутаторов третьей группы, выходыкоторых, начиная с третьего являютсявыходами устройства, выходы дешифратора соединены с управляющими входами коммутаторов, содержит сумматор и элемент запрета, причем выходы первого и второго коммутатсров третьей группы соединены соответственно с управляющим и информационным входамиэлемента запрета, выход которого подключен к первому входу первого разряда сумматора, первый вход второго разряда которого подключен к выходу первого коммутатора третьей группы, первые входы остальных разрядов сумматора подключены к шине логического нуля устройства, при этом первые входы разрядов сумматора являются инверсными,...

Номер патента: 1013946

Опубликовано: 23.04.1983

Автор: Телековец

МПК: G06F 7/49

Метки: умножения

...блоков элементов 2 ИИ 2 ИЛИ, входы второй группы которыхсоединены с соответствующими выходами второго регистра множителя, выходы первого и второго комбинационных сумматоров подключены к соответствующим входам второй группы соответственно первого и второго сумматоров результата. На фиг. 1 приведена структурнаясхема устройства; на фиг. 2 - дваэлемента 2 ИИИЛИ,Устройство для умножения имеетвходы 1 и 2 множимого устройства,первый и второй регистры 3 и 4 множимого, первый и второй входы 5 иб множителя устройства, первый ивторой регистры 7 и 8 множителя, регистр 9 задержки, блоки 10 - 13элементов 2 ИИИЛИ, регистр 14сдвига, комбинационные сумматоры15 и 16,. сумматоры 17 и 18 результата, регистры 19 и 20 результата,сумматор 21 в двоичной...

Номер патента: 1013947

Опубликовано: 23.04.1983

Авторы: Мондрус, Румянцев, Селиванов, Сорокин

МПК: G06F 7/50

Метки: накапливающий, сумматор

...И 4и 5 элемент ИЛИ б, вход 7 переноса (заема) из предыдущего млад.шего разряда, выход (шину) 8 пере носа (заема) данного разряда, выход(шину) 12 ввода 1-го разряда числа.Устройство работает следующимобразом,Каждый 1-й разряд первого слагаемого или уменьшаемого Х(Х 1.Х 2,Хп) поступает на шину 12 соответст-вующего разряда сумматора. При этомна шину 11 подается потенциал логическая единица, соответствующийоперации сложения. Через промежутоквремени, равный или больше временизадержки информации, на сумматор помодулю два 3 по шине 10 всех разрядов одновременно поступает импульссчитывания и число Х записываетсяв триггерах 1 сумматора. Затем нашину 11 соответствующих разрядовсумматора поступает код второго слагаемого или вычитаемого У(Х,У...

Номер патента: 1013948

Опубликовано: 23.04.1983

Автор: Филатов

МПК: G06F 7/52

Метки: деления, чисел

.... устройства тождествен алгоритму (1 ) с предварительным умножением делимого и делителя на 2 и и их накап,ливающим суммированием до тех пор, ,пока делитель не достигнет значения единицы.Недостатком устройства является сравнительно невысокое быстродействие, определяемое в первую очередьчислом тактов суммирования М, которое зависит от диапазона значений делимого у и требуемой погрешности . вычислений.В наихудшем случае при уу , = 1; 1 с = 1 с , = 21. Период следования импульсов генератора должен превышать максимально возможное время переходных процессов в накапливающих сУмматоРах й-, т.е. фп,йЕ. Максимальное время вычисления составляет таким образом: Ьвыч всх им есх ЕТ 1 с = й2Целью изобретения является повышение быстродействия...

Номер патента: 1013950

Опубликовано: 23.04.1983

Авторы: Стальнов, Сулимов

МПК: G06F 7/52

Метки: конечных, полей, умножения, элементов

...элементов И+1)-й группы и соответствующимивходами 6+1)-го блока матричногопреобразования, выходы одноименных . 60элементов И каждой группы подключенык соответствующим входам одноименногомноговходового сумматора,Кроме того, блок матричного преобразования содержит сумматоры по мо дулю два, причем в разрядах, соответствующих ненулевым значениям коэфФициентов многочлена поля, входы блока матричного преобразования подключены к первым входам сумматоров па модулю два, вторые входы которых соединены со входом старшего разряда и с выходом младшего разряда блока, а в разрядах, соответствующих нулевым значениям коэффициентов многочлена поля, входы блока соединены с его выходами со сдвигом на один разряд в сторону старших разрядов.На...

Номер патента: 1013952

Опубликовано: 23.04.1983

Авторы: Макаров, Пильгун, Цыбин, Чекалкина

МПК: G06F 7/68

Метки: импульсов, следования, умножитель, цифровой, частоты

...2 частоты и первого и. третьего счетчиков 3 и 10 импульсов, с входами разрешения записи первого и второго регистров 4,12 и с первым входом элемента ИЛИ 15, выход которого является выходом умножителя.Выход целого числа делителя 2 частоты соединен со счетным входом первого счетчика 3 импульсов, разрядные выходы которого соответственно сое-15 динены с разрядными входами первого регистра 4, разрядные выходы первогорегистра 4 соответственно соединеныс установочными входами второго счетчика 5 импульсов, разрядные выходы которого соответственно соединеныс входами первого дешифратора б нуля, выход первого дешифратора б нуля через первый формирователь 7 импульсовсоединен со вторым входом первого 25элемента И 8, выход которого соединенсо...

Номер патента: 1013953

Опубликовано: 23.04.1983

Автор: Филатов

МПК: G06F 7/556

Метки: вычисления, показательной, функции

...каких значениях аргумента не превы.шать по модулю половины погрешности дискретности. Коррекция можетосуществляться с помощью пропускаили добавления импульсов к линейному приближению мантиссы соответственно на восходящем и нисходящемучастках кривой погрешности при зна-,чениях аргумента, соответствующихвыбранным точкам. коррекции. Номераточек коррекции для рассматриваемого случая 1 = 8 приведены в таблице. откуда Значения аргумента, при которых осуществляется пропуск импуль- сов Точка коррек.1 ции В двоичномпредставлении В десятичномпредставленииГх 2 ф) В десятичном представлении2 00001001 0,0000110000010000 00010100 00010111 00011011 00011111 00100011 00101000 00101100 00110001 1011001010,10111010 178 186 12 11000000 11000110 11010011...

Номер патента: 1013954

Опубликовано: 23.04.1983

Авторы: Водовозов, Лабичев

МПК: G06F 7/58

Метки: генератор, последовательности, псевдослучайной

...последовательности, содержащий генератор тактовых импульсов, счетчик,сумматор по модулю два, выход которого соединен с информационным входом блока памяти, введены коммутатор, параллельный сумматор, дваР-триггера, Т-триггер, два элемента И и элемент ИЛИ, выход которогосоединен с управляющим входом бло- . 60ка памяти, выход которого соединенс Р-входами Р-триггеров, выходыкоторых соединены со входами сумматора по модулю два соответственно,выход генератора .тактовых импульсов 65 соединен со входом Т-триггера и с первыми входами первого и второго элементов И, выходы которых соединены с С-входами соответствующих Р-триггеров, прямой выход Т-триггера соединен с управляющим входом коммутатора, с первым входом элемента ИЛИ и со вторым входом...

Номер патента: 1013955

Опубликовано: 23.04.1983

Авторы: Добрис, Федоров, Яковлев

МПК: G06F 7/58

Метки: генератор, псевдослучайных«, чисел

...три элемента НЕ, элемент ИЛИ, шесть эле ментов И и генератор импульсов; выходкоторого соединен с первым входом первого элемента И, второй ,вход которого подключен к дыходу первого триггера, единичный вход которого является входом Пуск блока,а также соединен с первым входом эле:мента ИЛИ и единичным входом второго триггера,.нулевой вход которого соединен со вторым входом элемен- . 25 та ИЛИ и с выходом первого счетчика, счетный вход которого подключен к выходу второго элемента И, первый вход которого соединен с Выходом третьего элемента И и является первым выходом блока, вторым, третьим и четвертым выходами которого являются соответственно Выходы четвертого, пятого и шестого элементов И, единичный выход второго триггера соединен со...

Номер патента: 1013956

Опубликовано: 23.04.1983

Авторы: Дракова, Киселев, Королев, Русанов, Хайдаров

МПК: G06F 11/30

Метки: логических, схем

...регистра и третьим входом третьего коммутатора, выходы которого соединены с входами второго и третьегоэлементов И и третьего счетчика, третий выход второго дешифратора соединен с входом второго компаратора и черезвторой элемент И - с входом четвертого коммутатора, первый выход которого через второй компаратор сое 10 динен с первым выходом устройства,четвертый выход второго дешифраторачерез третий счетчик соединен с вто"рм входом второй памяти и вторымвходом второго дешифратора, пятый15 выход которого соединен с вторымвходом блока ввода, третий выходкоторого соединен с первым входомтриггера, выход которого соединенс третьим входом второй памяти ичерез третий элемент И - с четвертым входом второй памяти, выход,которой соединен с...

Номер патента: 1013957

Опубликовано: 23.04.1983

Авторы: Давыдов, Краснобаев

МПК: G06F 11/08

Метки: классов, обнаружения, остаточных, ошибок, системе

...сумматора по моду лям . Рки Рк второго уровня,и блок формирования сигнала ошибок, причем пвходов устройства соединены,с .входами первого блока. памяти Г 13. ф со второй группой входов всех сумматоров по модулю 0 .Сущность изобретения. основывается на следующем очевидном равенстве5 (а+а;)+(б, +а)адьо (вой 4; ),где ц Р -О (=А,и)Отсюда следует, что(а+ а ) = 0. -(а +а. )Для факта наличия или отсутствияошибки нет необходимости вычислятьточное значение (аа,)вод д , а11 фдостаточно знать только факт=О (вод 0) . Если (а+ а )О, тои 0 -(а +а) )О, а еслй (а +а)=О,то и 0,) -(а+аЦ = О(вод 0 й),Таким образом, вместо (и) сумматоров по модулю Рд, которые определяют значения а= Р"-а,=2,3, л)достаточно иметь всего один сумматорпо модулю Р, который...

Номер патента: 1013958

Опубликовано: 23.04.1983

Авторы: Терзян, Торосян

МПК: G06F 11/10

Метки: информации, коде, хэмминга

...О О 1 1 О О 1 1 О О О 1 1 1 1 О О О О О О О где а. --й разряд регистра 1( =1,215) .Первый контрольный разряд форМируется в триггере 3 сложением по щод 2 техразрядов слова, кото 2контрольных выходов устройства, тактовый вход устройства. соединен со входом синхронизации каждого триггера группы и через элемент задержки сб счетным входом счетчика, выходы которого соединены с управляющими входами первого и второго мультиплексоров и с управляющими входами соответствующих триггеров группы, кроме п-го, выход второго мультиплексора соединен со счетным входом и-го триггера.На чертеже представлена схема предлагаемого устройства.Устройство содержит приемный регистр 1, мультиплексоры 2, и счетных триггеров 3 -3, сумматор 4 по модулю два, счетчик 5,...

Номер патента: 1013959

Опубликовано: 23.04.1983

Авторы: Морозов, Трусов

МПК: G06F 11/10

Метки: информации, четности

...определения четности информации, содержащее регистр, первый и второй элементы ИЛИ, первый и второй элементы задержки, первый, второй, третий, четвертый и пятый элементы И, группу пар элементов И, первый, второй и третий триггеры, причем выход первого элемента ИЛЙ соединен со счетным входом первого триггера, единичный и нулевой вы-, ходы которого соединены с первыми входами первого и второго элементов И, разрядные входы регистра являются входами устройства и соединены с группой входов второго элемента ИЛИ, выход которого соединен с единичным входом второго триггера й через первый элемент задержки - с первым нходом третьего элемента И, выходы первого и нторого элементов И являются выходами устройства и соединены со входами третьего...

Номер патента: 1013960

Опубликовано: 23.04.1983

Авторы: Буравцова, Гаранжа

МПК: G06F 11/16

Метки: узлов, цифровых

...за Р раз,Тестовая информация, которая записывается в регистр 6 теста, представляет совокупность входных воздей-.ствий и масок, Во все разряды регистра б, которые соответствуют входам проверяемого Узла 11, записываются входные воздействия, а на всеразряды, которые соответствуют выходам объекта контроля, одновременно записываются маски, Значения масок, которые соответствуют выходампроверяемого узла 11 и записываютсяна регистре 6 теста, должны быть такими, чтобы элементы с открытым коллектором 8 соответствующих разрядов 30Коммутатора 7 были закрыты, В этомслучае элементы с открытым коллектором не будут нагружать выходы проверяемого узла 11, Нагрузкой дляэтих ВыхОДОВ буДут толькО нысОКО- З 5омные ограничительные резисторы 9.Значения...

Номер патента: 1013961

Опубликовано: 23.04.1983

Авторы: Анишин, Колесников, Тимофеева

МПК: G06F 17/00, G06F 17/21, G06F 17/22 ...

Метки: силлогистическая

...типа посылок соединены 15соответственно с группами информационных входов третьего и четвертогокоммутаторов, выходы которых соединены соответственно с входами второго регистра типа посылок, информа" 20ционные входы пятого и шестого коммутаторов соединены соответственнос выходами регистра типа заключения,выходы подключены соответственнок входам дешйфратора типа заключения,На фиг,1 изображена, блок-схемамашины, на фиг.2 а и 2 о - схемаблока силлогического умножения; нафиг.З - схема блока матриц элементов И; на фиг.4 - схема коммутатора;на фиг.5 - схема блока сравнения;на фиг.б - схема коммутатора; нафиг.7 - 9 - таблицы, поясняющиеработу машины.35Предлагаемое устройство содержитшифраторы 1 типа посылок, коммутаторы 2, блок 3...

Номер патента: 1013962

Опубликовано: 23.04.1983

Авторы: Гурьев, Епинин, Куракин, Платонов, Сокирко, Тарасов, Шанин

МПК: G06F 15/16

Метки: двухпроцессорной, системы

...устройства, входные шимента ИЛИ, выходом соединенного с ны 28 и 29 отказа процессора устсоответствующей выходной шиной пуска ройства, входные шины ЗО тактовыхпосле отказа устройства, а вторым импульсов устройства, входные шивходом - с соответствующей вход- ны 31 и 32 установки режима процесной шиной отказа. контролируемого соров устройства, выходную шину 33процессора, выход первого элемента . начального сброса устройства, выИЛИ соединен с соответствующей ши ходные шины 34 сброса процессораной сброса контролируемого процес- устройства, выходные шины 35 началь.сора, счетный вход сЧетчика времени ного пуска процессора устройстваподключен к выходу четвертого эле- и выходные шины 36 пуска после отмента И, первым входом соединенного...

Номер патента: 1013963

Опубликовано: 23.04.1983

Авторы: Ганитулин, Мазаник, Шутилов

МПК: G06F 9/50, G06F 9/54

Метки: выбора, заданий

...И 2, первый элемент ИЛИ 3, триггеры 4 матрицы 1,группу элементов ИЛИ 5, группу элементов И 6, группу счетчиков 7, счетчик 8 тактов, группу схем 9 сравнения, группу триггеров 10, группуэлементов И 11, группу триггеров 12,группу элементов 13 задержки, группы элементов И 14 и 15, элемент ИЛИ5 .16, счетчик 17 ресурсов, элемент НЕ.18, тактовый вход 19 устройства, информационный вход устройства 20,информационные выходы 21 устройства.Устройство работает следующим образом. Первоначально в матрицу 1 с помощью управляющей программы заносится информация о топологии графа (связях между заданиями), При этом соответствующие триггеры 4 устанавливаются в единичное состояние единичные входы. триггеров на чертеже не показаны), Номер триггера 4...

Номер патента: 1013964

Опубликовано: 23.04.1983

Авторы: Ерилов, Карпицкий

МПК: G06F 17/00

Метки: выходом, вычислительное, датчиков, частотным

...соответственно, выходы умножителей 5, 5 л, и 5 3 частоты и выходы счетчиков 8, 8 л и 8 соединены с соответствующйми входами первого коммутатора 6, выход которого соединен с информационным входом регистра 9, выходы 65 умножителей 5 , 52 и 52 частоты соединены с информационными входами регистров 9, 92 и 92 э соответ.ственно, выходы счетчков 8 , 82 и 8 соединены с входами разрешения записи регистров 92 л, 92 и 9 . соответственно, выходы регистров 9, 92 л, 92, 9 и выходы узлов 7 л, 7 , 7 тарировки соединены с соответствующими входами второго коммутатора 15, выход которого соединен с входом арифметического блока 10, оследовательно соединенного с выходным регистром 11 и блоком 12 индикации, управляющие входы первого и второго коммутаторов...

Номер патента: 1013965

Опубликовано: 23.04.1983

Авторы: Баженов, Левашов, Титов

МПК: G06F 15/173

Метки: графов, моделирования, сетевых

...-й вход первой группы входов которого подключен к первым входам первых элементов И формирователей. пути 1-й.строки, -й вход второй группы входов блока подключен к вторым входам первых элементов И формирователей пути -го столбца.Причем блок управления содержит в+2 триггера, четыре группы элемен20 на вход вентиля 9, а на выходе 46+появляется высокий потенциал, поступающий на входы вентильной группыЗ . В результате код, записанныйна регистре 2, через открытую вентильную группу 31 поступает через5группу элементов ИЛИ 4 на первыйвход сумматора 5 и элемент ИЛИ б.В зависимости от содержимого регистра 2 на выходе элемента ИЛИ бФормируется высокий или низкий Опотенциал, разрешающий или запрещающий запись результата суммирования в регистры 7. Если...

Номер патента: 1013967

Опубликовано: 23.04.1983

Авторы: Ворошилов, Лобов, Шишов

МПК: G06F 17/00

Метки: антенной, вычислительное, лучом, плоской, решетки

...коммутирующих узлов.Причем блок. Формирования стробирующих импульсов содержит элементыИЛИ и элементы И, информационные вхо 1 Оды которых соединены соответственнос первой и второй группами информационных входов блока, а управляющиевходы подключены к входу. разрешения .считывания блока,. выход каждого элемента И, кроме первого, подключен кпервому входу соответствующего элемента ИЛИ, выходы которых и выходпервого элемента И являются выходамиблока, второй вход первого элемента 20ИЛИ соединен с выходом первого элемента И, второй вход каждого последующего элемента ИЛИ соединен с выходом предыдущего элемента ИЛИ.На фиг, 1 показана структурная 25схема вычислительного устройства;4" на фиг. 2 - .вариант схемы блока формирования...

Номер патента: 1013968

Опубликовано: 23.04.1983

Авторы: Королев, Ларшин, Томашко, Чепуров, Широков

МПК: G06F 17/40

Метки: абонентов, опроса

...подключены соответственно кобъединенным одноименным. выходампультов абонентов, информационные . 15входы блока буферной памяти соединены соответственно с выходами блокапамяти и регистра эталонного кода,управляющий вход соединен с выходом второго счетчика, выход блока буферной 20памяти подключен к входу блока согласующих усилителей, выход которогоявляется выходом устройства, вторыевыводы элементов индикации с одинаковыми номерами первой и второй групп 25соединены с выходами соответствующихусилителей первой и второй групп.На фиг. 1 представлена схемаустройства; на фиг, 2 - примеры схемного построения блока памяти и блока буферной памяти; на фиг, 3 - схема пульта абонента, на фиг, 4 - расположение .элементов индикации.устройство...

Номер патента: 1013969

Опубликовано: 23.04.1983

Авторы: Губарев, Елагин, Кальней

МПК: G01R 23/16, G06F 15/00, G06F 17/00 ...

Метки: периферийный, процессор, сигналов

...Фиг.1 представлена функциональная схема периферийного процессора; на фиг.2 - функциональная схема блока сложения, на фиг.З - функциональная схема блока умножения; на фиг.4 Функциональная схема устройства управления, на фиг.5 - функциональная схема блока сопряжения.Периферийный процессор обработки сигналов (Фиг.) подключен к магистрали 1 ЭВМ с асинхронным унифицированным интерфейсом. Процессор содер- жит блок 2 коммутации, блок 3 сопряжения, блок 4 коммутации двоичной инверсии, первый блок 5 сложения, второй блок 6 сложения, блок 7 умножения, первый блок.8 управления, второй блок 9 управления и блок 10 коммутации состояния.Вход-выход 11 первого блока 5 сложения соединен с магистралью 1 ЭВМ. Первая внутренняя магистраль 12 процессора...

Номер патента: 1013970

Опубликовано: 23.04.1983

Авторы: Белинский, Горбатов, Жигулевцев, Колоникин, Милов

МПК: G01R 23/16, G06F 17/14

Метки: анализатор, спектра

...выходом анализатора и соединенс входом второго блока памяти, выход которого подключен к второмувходу второго сумматора, выход блокапостоянной памяти .соединен с управляющим входом коммутатора, второйвыход которого подключен к первомуФвходу третьего сумматора, выход ко"торого является вторым выходом анализатора и подключен к входу третьего блока памяти, выход которого соединен с вторым входом третьего сумматора, причемвход блока суммирования соединен с выходом первого сумматора.На фиг. 1 представлено предлага"емое устройство; на фиг, 2 - схемаблока суммирования,Устройство состоит иэ аналогоцифрового преобразователя 1, первого2, второго 3 и третьего ч блоков памяти (оперативной) первого 5, второго 6 и третьего 7 сумматоров, блока8...