Конвейерное устройство для вычисления логарифмической и экспоненциальной функций

Изобретение относится к вычиспитепьной технике и может быть испопьзованов качестве специализированного процессора вычиспитепьной системы высокойпроизводитепьностн построенной на Осно 5ве больших интеграпьных схем, дпя вычиспення погарифмической н экспоненциапьной функций.Известно устройство дпя вычисленияэкспоненциапьной и погарифмической функ Оций, содержащее двоичный счетчик, сумматор, пересчетный узеп, группу эпементов И, элемент задержки 1 .Недостатком данного устройства явплетсл низкое быстродействие, так как 15оно относится к устройствам на пересчетык схемах, которые характеризуютсл простотой структуры и низким быстродействием,Наибопее бпизким по технической суп кости к пзобретению чвпяется устройстводня вычиспення Функции у = 0содержаХшее входной н выходной регистры, двасумматора, два коммутатора и триггер атакже регистр сдвига, шифратор, блок д 5сдвига, эпементы запрета, элементы И иэлемент задержки 2Недостатками данного устройства явплютсл невозможность вычиспения логарифмической функции и относитепьно низ- Зкое быстродействие.Цепь изобретения - повышение быстродействия устройства,Поставпенная цепь достигается тем,что в устройство содержащее первый35бпок вычиспепи итерации, вкпючающий 1первый и второй регистры, прямые выходы которых соединены соответственно спервыми входами первого и второго сумматоров, первый и второй коммутаторы и40триггер, введены генератор тактовык им-пупьсов н 2 кблоков вычисления итераций, причем каждый из 2 бпоков вычиспенил итераций ( Ж - разрядность аргумента) содержит дополнИтельно третийн четвер-ый коммутаторы, первый инфор мационный вход первого коммутатора соединен с прямым выходом знакового разряда первого регистра, инверсный выходкоторого соединен с первым информационным входом второго коммутатора, втоОрые информационные входы первого ивторого коммутаторов соединены соответственно с инверсным и прямым выходамизнакового разряда второго регистра, выход первого коммутатора соединен с пер- - 55вым и вторым управляющими входами со, ответственно третьего и четвертого коммутаторов, второй и первый управляющие входы которых поцкпючены соответственно к выходу второго коммутатора, первый и второй информационные входы третьего коммутатора соединены соответственнос прямым и инверсным выходами первого регистра со сдвигом на К разрядов вправо, К " 1/2 + , при 1-четном блоке вычисления итерации и К( 1+1)/2 при 1 -нечетном блоке вычисления итерации, 1 номер бцока вычисления итерации (1 = 1,2, 2 к), выход третьего коммутатора соединен с вторым входом пер вого сумматора, первый и .второй информационные входы четвертого коммутатора соединены соответственно со входами констант Ги (1 + 2 ) и Оп (1 -2 ), выход четвертого коммутатора соединен с вторым входом второго сумматора, прямой выход триггера соецинен с первыми управпяющими входами первого и второго коммутаторов, вторые управплющие " входы которых соецинены с инверсным выходом триггера, выходы первого и второго сумматоров, а также прямой выход триггера 1-го блока вычисления итерации соединены соответственно с вхо, дами первого и второго регистров и триггера ( 1+1)-го блока вычисления итерации, входы первого и второго регистровпервого блока вычисления итерации соедйнены с первым и вторым информационными входами устройства выходы первого и второго сумматоров 2%-го блока вычис пения итерации явпяютсл соответственно выходами логарифмической и экспоненциапьной функций устройства, вход тригге ра первого бпока вычисления итерации соединен с входом задания режима устройства, управпяющие вхоцы всех регистров и триггеров устройства соединены с выходом генератора тактовых импульсов, вход которого подкпючен к входу пуска устройства.На фиг, 1 представлена бпок-схема устройства; на фиг. 2 - функциональная схема блока вычиспения итерации,Конвейерное устройство дпя вычиспения логарифмической и экспоненпиапьной функций содержит 2 К блоков 1 вычиспения итерации и генератор 2 тактовых импупьсов с входом 3 и выходом 4.Блок 1 вычиспения итерации содержит входы 5-9 выходы 10-12, регистры 13и 14, триггер 18, коммутаторы 18-19, сумматоры 20 и 21.ФАлгоритм вычисления функций 0 в х и 8 х описывается следующими итерационными формупами:Хпри вычислении 80 х0 1, при вычиспении Р; 15 0, при вычислении 8 ох,0 Х, при вычислении поспе 2 К итераций попучимх Х,У К = И, еспи вычиспяется 8х к Ьъх, если. вычиспяется ОО хКоммутаторы 18 кажаого блока 1 вычисления итерации содержат две группы элементов И на К () входов, объединенных эпементом ИЛИ.25Устройство работает спецующим образом.В первом такте в регистры 13 и 14 первого бпока 1 вычисления итерации поступают начальные значения, соответ. ствующие вычиспяемой функции: в регистр 13 поступает значение операнда Х, в регистр 14 значение 1 при вычислении погарифмической функции и соответственно 0 и Х цри вычиспении экю- З 5 поненциальной функции, В триггер 15 поступает код операции, которую необходимо выпопнить над поступившим операндом: ф 1, есци вычиспяется погарифмическая функция, фО, еспи вычисляется 40 экспоненциапьиая функция.На коммутаторах 16 и 17 формируется значение знака Уо, который при . вычиспении экспоненциальной функции определяется знаковым разрядом регист ра 14, а при вычиспении логарифмической функцииразрядом, отображающим целую часть регистра 1 3. Это следует из того, что знак (1 - у.) опредепяетея иэ соотношения 50 20+1, еспи ч;(1,10 1- ,1 -1, если У ) 1. Производить операцию вычитания и последующего анапиза знака получившейся разности нет необходимости, так как дпя функции 1 пх вепичина аргументавсегда попожитепьная, причем значение 5(р)(1- У ) при вычислении РМ,5 5 о,"о сС= 540;о х,. при вычислении 8 где+1, при четном 1, ю+1 2при нечетном10 Задав начальные значения не превышает двух, т.е. чнспо У может иметь пишь один двоичный разряд для отображения его целой части. Следовательно, появление единицы в разряде, отображающем цепую часть говорит о превышении у значения единицы, т.е. об отрицатепьном знаке разности, а нуль говорит о попожительном знаке разности (1- )Еспи вычиспяется логарифмическая функция, то сигнал с прямого выхода триггера 15 пропускает через коммутатор 16 прямое значение разряда ценойчасти регистра 13, а через коммутатор 17 - инверсное значение раэряца целой части регистра 13. Еспи вычисляется экспоненциапьная функция, то сигнал с инверсного выхода триггера 15 пропускает через коммутаторы 16 и 17 соответственно инверсное и прямое значение знакового разряда регистра .14.Таким образом, на выходах коммутаторов 16 и 17 получается значение ь 1 сп О, Если знак о отрицатепьный, то через коммутатор 18 на сумматор 20 по сигналу с выхода коммутатора 17 проходит инверсный код содержимого регистра 13, сдвинутый на один разряд вправо, где суммируется с значением о, а через коммутатор 19 по тому же управпяющему сигнапу на сумматор 21 поступает обратный коц чиспа 8 о (1+ + 2 "). 11 а сумматоре 20 формируется выражение= у - -.у2 " а на сумматоре 21 - выражение Х = Х 0- Цп (1-2 ).1Еспи же знак 0 положитепьный, то через коммутатор 18 на сумматор 20 по сигнапу с выхода коммутатора 16 проходит прямой код содержимого регистра 13, сдвинутый на один разряд вправо, а через коммутатор 1 9 по тому же управ пяюшему сигналу на сумматор 21 прохс дит код Рп (1 +2 "), образованный, как и код 9 о (1-2 "), на информационных входах коммутатора 19 монтажным способом. На сумматоре 20 формируется выражение , = у + .)2-" а на1 о 0сумматоре 21 - выражение Х .,щ Х 0- - Ю(1+2")Во втором такте производится запись результатов вычиспения из первого блока 1 вычиспения итерации во второй запись полученного на сумматоре 20 числа . у в регистр 13 второго блока 1 и чиспа Х из сумматора 21 в регистр 14, а также перезапись содержимого триггера 15 первого блока 1 в триггер 1 5 второго блока, Одновременно в первый бпок 1вычисления итерации поступает второйоперанд и код выполняемой над ним операции,В первом блоке 1 производится выполнение первой итерации над вторым операндом, аналогично выполненной в первом также над первым операндом, а во втором блоке 1 выполняется вторая итерация над первым операндом, и на сумматоре 20 получается чиспо у ., а на сумматоре .21 - Х.В третьем такте результаты вычиспений, попученные во втором блоке 1, и код операции записываются в третий блок 1 вычисления итерации, а результаты из первого блока и код операции - во второй. В. первый блок поступает третий операнд и код выполняемой над ним операции.В дальнейшем результаты предыдущих блоков и коды операций поступают в последующие блоки, а в первый блок поступает новый операнд и код операции и т.д., причем в каждом четном и следующем эа ним блоке промежуточные результаты с коммутатора 18 поступают на сумматор 20 со сдвигом на один разряд вправо большим, чем в предыдущих двух блоках, а в выражениях погарифмов, которые подаются монтажным способом на коммутатор 19, степень двойки возрастает на единицу.В 2 К-м такте на выходе 10 поспеднего 2 К-го вычислитепьного блока 1 при вычиспении логарифмической функции и на выходе 11 при вычислении экспоненциальной функции попучается первый резупьтат, а в дальнейшем в каждом так те на выходе будет появпяться новыйрезупьтат.Тактовые импульсы, управляющие ра-,ботой устройства, вырабатывает генера 10 тор 2 тактовых импульсов, который запускается и останавливается сигнапом,поступающим по шине 3 иэ ЭВМ ипииз пульта управления,15 Те хнико-экономическая эффективностьпредлагаемого устройства заключаетсяв том, что устройство работает по конвейерному принципу, поэтому в каждомтакте в него можно вводить новый опе ранд, а на выходе получать новый результат вычисления, Кроме того, так как ввместе с операндом по конвейеру дви".жется и код выполняемой над ним операции, то на разных ступенях конвейера 25 можно одновременно над разными операндами выпопнять разные операции, т.е.такое устройство относится к устройствамтипа МКМД (множественный поток команд - множественный поток данных), 30 являющихся наиболее производительными.Устройство характеризуется простотойуправления,так как управпение устройством сводится к выработке поспедовательности тактовых импупьсов.лиап П д, ул. Проектная,тент", г Тираж 706 ПодписиПИ Государственного комитета СССРпо делам изобретений и Открытий113035, Москва, Ж, Раушская наб., д. 4/8