Устройство для извлечения квадратного корня

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИНГ 09) (11) 3(51) 06 Р 7 552 ОПИСАНИЕ ИЗОБРЕТЕНИ СВИДЕТЕЛЬСТ К АВТО 8-2Бюл, В 25ников, В.Исоволитеннически 088.8)кое свидетель 6 06 Р 7/552(54) (57КВАДРАТ Нот лис цельюв негодов проммладших ЕНИЯ957209 что, ьностих разрярегистр о аргу- резульВО ДЛЯ ИЗВЛЕЧ по авт. св, Р ч а ю щ е е с я тем, повыаения производител ведены регистр старши ежуточного аргумента, разрядов промежуточноь егистр промежуточного УСТРОИСТ ОГО КОРНЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССОР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ 61) 957209 (21) 3404873 (22) 17.03.8 (46) 07.07.8 (72) М,ВъПло и А.И.Флорен (71) Омский (53) 681.325 (56) 1.Автор 9 957209, кл (прототип). тата, регистр табличных значений, причем информационный вход регистра старших разрядов .промежуточного аргумента соединен с выходом регистра старших разрядов аргумента, а выход соединен с адресным вхОдом второго блока памяти, выход блока деления соединен с информационным входом регистра промежуточного результата, выход которого соединен с входом второго коммутатора, инФормационный вход регистра младших разрядов проме жуточного аргумента соединен с выхо" дом.регистра младших разрядов аргумента, а выход соединен с информаци-, онным входом. блока умножения, выход первого. блока памяти соединен с ин- ЕР Формационным входом регистра табличных значений, выход которого соединен с входом первого коммутатора,Изобретение относйтся к выЧиолИ тельной технике.и может быть использовайо для аппаратурной реализации. операции извлечения квадратного кор-, ня в специализированных и универсальных, быстродействуацих цифровых вычисли-5 тельных машинахПо,основному авт.св. Р 957209, .известно, устройство, содержащее первый и второй блоки. памяти, .регистр . результатапервый. и.второй коммутато 40 ры, блок умножения, блок деления,. блок. сдвига, регистр.старших разрядов аргумента., регистр младших разрядов аргумента,сумматор, причем выход регистра старших разрядов аргумента: 5 соединен с входом первого блока памя ти и с первым входом блока сдвига, второй вход которого соединен с выходом, регистра младших. разрядов аргу мента, выход первого блока памяти соединен с.первым. входом блока деления, второй. вход которого.соединен с выходом .блока сдвига, выход вто" рого. блока памяти соединен с входом цервого коммутатора, выход которого соединен с первым входом. сумматора: второй вход. которого.соедиен.с.выходом второго коммутатора, вход которого соединен с выходом блока умножения,.вход которого соединен с выходом, сумматора и с входом.регистра результата 11 .Недостатком такого устройства ,является низкая производительность вызванная необходийостью последовательного выполнения двух длинных Э 5 операций (умножения и деления )Цель изобретения - йовышение про" иэводительности.Поставленная цель сдостигается тем,40 что в устройство для извлечения квадратного )корня введены регистр старших разрядов промежуточного ар" гумента, регистр младших разрядов промежуточного аргумента, регистр 45 промежуточного результата, регистр табличных значений, причем информационный вход регистра старших разрядов промежуточного аргумента соединен с выходом регистра старших раэря" 5 О дов аргумента, а выход соединен с адресным входом второго блока памяти, выход блока деления соединен с информационным входом регистра прог. межуточного результата,выход которого соединен с входом второго коммутатора, информационный вход регистра младших разрядов промежуточного аргумента соединенс выходом регистра младших разрядов аргумента, а выход соединен с инФормационным входом блока. 60 умножения, выход первого блока памяти соединен с информационным входом регистра табличных значений, выход которого соединен с входом регистра табличных значений, выход 65 которого:соединен.с входом первого коммутатора.На чертеже представлена структур-. ная.схема устройства.Устройство содержит регистр 1 старших разрядрв аргумента, блок 2 сдвига, первый блок 3 памяти, второй блок 4 памяти, первый коммутатор 5,.сумматор б, регистр 7 результата, блок 8 умножения, второй коммутатор.9, регистр 10 младших разрядов. аргумента, блок 11 деления, регистр 12 старших, разрядов промежуточного аргумента, .регистр 13 младших. разрядов .промежуточного аргумента, регистр 14 .промежуточного результата и регистр 15 табличных значенийВычисление значений функции У=/Х производится на.основе следующих соотношений: Фдля .нормализованных значений аргумента Х, лежащих в интервале 1/4Х(,С 1, погрешность которого, как показывают расчеты, оценивается выражением р(/ дХ/4 причем Х:Х +лХ, гдеХо - число, образованное К- старшимиразрядами аргумента, дх - число,образованное в-К- младшими разрядамиаргумента, Ъ - число разрядов дляпредставления аргумента Х.Устройство работает следующимобразом.В.первом такте работы устройствапроисходит занесение кода аргументаХ на регистр 1 старших разрядов аргумента и на регистр 10 младших разрядов аргумента.Во втором такте работы код старших разрядов аргумента Хпоступает наадресные входы первого блока 3 памяти, на выходе которого формируетсязначение /Х , Одновременно с этимблок 2 сдвига, на входыкоторогопоступает код Хо с выхода регистра1 старших разрядов аргумента и кодЬХ с выхода регистра 10 младшихразрядов аргумента, формирует на выходе код 4 Х, + ах.В третьем такте работы блок 11деления, на вход делимого которогопоступает код ГХО, а на вход делителя - код 4 Х + 2 ьх, формирует кодпромежуточн 8 го результата Г=УХ /(4 Х о Ф 2 ЬХ),В четвертом такте работы происходит занесение кода Хо на регистр 12старших разрядов промежуточного аргумента с выхода регистра 1 старшихразрядов аргумента, запись кода 5на регистр 15 табличных значенийс выхода первого блока 3 памяти, эа1027720 Составитель Л.Медведева .Редактор Н,Гришанова Техред Т.Фанта Корректор Л.Бокшан Заказ 4741/53 Тираж.706 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д,4/5Филиал ППП фПатенте, г.ужгород, ул.Проектная,4г несение кода промежуточного результата Г на регистр 14 прсркежуточного результата с выхода блока 11 деления, запись кода дХ на регистр 12 младших разрядов промежуточного аргумена с выхода регистра 10 младших разрядов аргумента. Одновременно с этим происходит занесение нового кода аргумента Х на регистры 1 и 10 соответственно.В пятом такте работы устройства 1 О КОД Хв ПОСтУПаЕт С ВЫХОДа РЕГИСтРа 12 старших разрядов промежуточного аргумента на адресные входы второго блока 4 памяти, на выходе которого Формируется значение 1/4 3 Х . Это , 15 значение через первый коммутатор 5 поступает на сумматор б, где суммируется со значением Р поступащим через второй коммутатор 9 с выхода регистра 14 промежуточного результата. Одновременно с этим устройство подготовлено для функционирования во втором такте его работы.В шестом такте на вход блока 8 ууножения поступает значение 1/4 Й + Г с выхода сумматора б,"а на йугой вход - код дХ с выхода регист ра 13 младших разрядов промежуточного аргумента. На его выходе формируетя значение произведенияДХ 1/4)Хо + Г), одновременнос этим устройство подготовлено для функ-ционированйя в третьем такте,В седьмом такте УХО, поступающее с выхода регистра 15 табличных значений через первый коммутатор 5, и значение ьХ(1/4 МХ + Г), поступающее с выхода блока 8 умйожения через второй. коммутатор 9, складываются в сумматоре б, образуя значение результатаР -Х +дХ (1/4 Х+Г)В восьмом такте происходит запись результата В на регистр 7 результата. Одновременно с этим устройство подготовлено для функционирования в пер вом и четвертом тактах.Таким образом, производительность предлагаемого устройства повышается в 1,5 раза.