Патенты с меткой «табличным»

Номер патента: 1027731

Опубликовано: 07.07.1983

Автор: Мелехин

МПК: G06F 15/00

Метки: арифметики, выполнения, десятичной, команд, способом, табличным

...информации, адресный вход устройствахранения и преобразования информации соединен с выходом мультиплексора адресных кодов, управляющий вход -с выходом блока микропрограммногоуправления, первый выход - с вторымвходом блока микропрограммного управления, второй выход - с инфор,мационными входами регистра команд,счетчика команд, с первыми информационными входами первого и второго 60коммутаторов и является выходом система, выходы первого и второго коммутаторов соединены соответственно спервьм и вторым информационнымивходами устройства хранения и пре образования информации, вторые ин Формационные входы первого и второго коммутаторов являются первым входом; системы, четвертый информационный вход мультиплексора адресных кодов соединен с...

Номер патента: 1153320

Опубликовано: 30.04.1985

Авторы: Дворецкий, Ещин, Заволокин, Заровский, Назьмов

МПК: G06F 1/02

Метки: воспроизведения, методом, табличным, функций

...подключен к первомувходу первого сумматора, второй входкоторого подключен к выходу второгоблока памяти, адресный вход которого 30соединен через второй дешифратор свыходом младших разрядов регистравходного слова, дополнительно введены счетчик адреса, второй и третийсумматоры, третий блок памяти, блок З 5 умножения, регистры старших и младших разрядов приращений и элемент НЕ,вход которого соединен с тактовымвходом устройства, входом разрешениязаписи счетчика адреса и тактовымвходом регистра выходного слова,выход которого соединен с первымвходом сумматора, выходы старших имладших разрядов которого соединенысоответственно с информационнымивходами регистра старших и регистрамладших разрядов приращений, тактовые входы которых соединены с выхоз...

Номер патента: 1348830

Опубликовано: 30.10.1987

Авторы: Баранова, Востоков

МПК: G06F 7/548

Метки: вычисления, косинуса, методом, синуса, табличным, угла

...(ОК) . Для значения аргумента в разрядах и и исоответственно 01 (11 квадрант) адреса функции зп х образуется через ОК, адрес функции соз х - через ПК. Для значений аргумента в разрядах и и исоответственно 10 (111 квадрант) адрес функции здп х обра,уется через 1 К, и адрес функции соь х - через ОК, Для значений аргумента н разрядах и и исоответс- Беццо 11 ( 1 Ъ квадрант) зпрес фуцкции здп х образуется через ОК, а адрес функции сов х - через ПК.В сумматоре 4 образуется адрес ячейки блока 3 постоянной памяти.Если передача аргумента дешифратором 1 О режима разрешается в ПК, на вход второго слагаемого сумматора 4 поступает величина аргумента без изменений. Если передача аргумента дешифратором 10 режима разрешается в ОК, на вход второго...

Номер патента: 1383337

Опубликовано: 23.03.1988

Авторы: Демин, Евстигнеев, Кошарновский, Кузьмина, Маркин

МПК: G06F 7/38, G06F 7/544

Метки: вычисления, методом, табличным, функции

...поступает байт константы "1" вида 00000001,В последующие два такта по сигналам с девятого 30 и десятого 31 выходов блока 20 управления в умножителях 16-18 вычисляется величина В.1. В результате работы блока 3 ".умматоров величина Ах + В 1 сформирована на выходах 45-47 блока 3 сумматоров,на выходе 44 блока 3 сумматора имеется нуль.Далее по сигналу с одиннадцатого выхода 51 блока 20 управления содержимое сумматоров 38, 41, 42 и 43 блока 3 суммирования заносится в регистры 5-8 регистра 4 функций, а содержимое регистров 48 и 49 смещается вправо на один байт. В результате на 5=0, .6=Б(, 7=Б , 48=Б, 49=8,50=Б 1Содержимое регистров 6-8 и 48 необходимо сместить на два байта вправо так, чтобы в регистре 50 находился четверый байт величины...

Номер патента: 1442984

Опубликовано: 07.12.1988

Автор: Чекушкин

МПК: G06F 1/02, G06F 7/544

Метки: вычисления, методом, табличным, функций, элементарных

...М.Шароши Заказ 6385/45 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий1 13035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 144 группой адресных входов четвертого блока памяти, вторая группа адресных входов которого соединена с выходами соответствующих старших разрядов регистра аргумента, второй выход пер.вого блока памяти и выход третьего блока памяти соединены с входами первого и второго слагаемых второго сум 2984матора, выход которого соединен свходом первого слагаемого третьегосумматора, вход второго слагаемого Бкоторого соединен с выходом четвертого блока памяти, выход которого соединен с информационными входами регистра...