G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 888121

Опубликовано: 07.12.1981

Авторы: Дворецкий, Назьмов

МПК: G06F 9/32

Метки: адресов, исполнительных, формирования

...кода младших разрядов регистра 1 с нулем, соответственно блок элементов ИЛИ 12 осуществляет логическое сложение кода старшихразрядов регистра 1 с нулем. еТаким образом, значение индексапоявляется на выходах сумматора 5 иблока элементов ИЛИ 12 без изменения.Далее в сумматоре 6 происходитарифметическое сложение значения 5младших разрядов индекса и относительно адреса (смещения ), поступающегоиз регистра 10 через коммутатор 7на вторую группу входов сумматора 6,после чего сформированный адрес фик- Зфсируется в регистрах 8, 9.Аналогично работает устройство,когда в команде присутствует лишьодин признак базирования. В этомслучае управляющий сигнал поступаеттолько на вход 16 устройства, подключая коммутатор 4 и блок элементовИ 14.При...

Номер патента: 888122

Опубликовано: 07.12.1981

Авторы: Богумирский, Чернаков

МПК: G06F 9/48

Метки: запросов, кодами, многоканальное, обслуживания, приоритетов, сменными

...приоритету соответствуетнаименьший код (при вычитающих счетчиках 6) или наибольший код( при суммирующих счетчиках 6).При необходимости обращения к обслуживающему устройству источникивыставляют запросы в виде уровня по 5 10 15 20 25 30 35 40 45 входам 12, При наличии хотя бы однсго запроса появляется сигнал на выходе устройства 13, который поступает в обслуживающее устройство. Обслуживающее устройство отвечает посылкой сигнала опроса ыа элемент ИЛИ 2по входу 14. С выхода элемента ИЛИ 2сигналы поступают на первые входыэлементов И 10,11. На вторые входыэтих элементов подается сигнал только в том случае, если на соответствующем счетчике 6 зафиксирован старший приоритет. На третий вход элемента И 10 поступает сигнал, если...

Номер патента: 888123

Опубликовано: 07.12.1981

Авторы: Волчек, Диго, Коган, Сучкова

МПК: G06F 11/30

Метки: объектов, цифровых

...сравнение реакции объекта и эталонного значения реакции.Сдвиговый регистр 5 предназначендля записи в него Я разрядного результата сравнения и последующегосдвига по кольцу этой информации. 81234 Блок 6 индикации предназначен для индикации заданной части (например десяти бит из М -разрядного результата сравнения, содержащегося в сдвиговом регистре).Счетчик 9 осуществляет подсчет числа десятков, Блок переключателей, реализованный на наборе тумблеров, предназначен для установки номера десятка М-разрядного результата,Блок 13 предназначен для синхронизации работы блоков устройства и может быть реализован в виде микропрограммного ПЗУ.Устройство работает следующим образом.Генератор 1 по сигналу блока 13 вырабатывает тесты проверки, которые...

Номер патента: 888124

Опубликовано: 07.12.1981

Автор: Краснобаев

МПК: G06F 11/08

Метки: исправления, классов, обнаружения, остаточных, ошибок, системе

...константы нулевизации для числа 30 35 40 Процесс нулевизации происходит до тех пор, пока во всех остатках по информационным основаниям Р 1, Р , .Р не окажутся нули. При этом,Ивсе переключатели группы 5 окажутся открытыми, и сигнал со второго выхода среднего оставшегося переключателя группы 5 (при четном И) или со второго выхода любого из двух остав(О,ОО,С,С О 1,С 1,0,.,0,5 и )по значениям циФР С и 0 ,могутИ+быть подготовлены значения цифр СМ+1 иС 1 1, по которым в следующем этапе нулевизации будет нроизводиться выборка очередной константы. Действительно, те значения ЬС 1+.Ь СС 1 1, которые будут вычтены соответственно из С 1+, и Сссопределяются только зиачениями ссс 1.и О И 11.1, Таким образом, в процессе выборки константы по...

Номер патента: 888126

Опубликовано: 07.12.1981

Авторы: Друз, Савин, Солнцев

МПК: G06F 11/14

Метки: кодах, многорегистровых, тестов, формирования

...В соответствии с этим ,в последовательно адресуемых ячейкахшифратора 3 записываются коды регистров и коды символов в МТК, Ячейки шифратора, хранящие коды регистров и символов, имеют дополнительные признаковые выходы 4-7, причем выходы 4,5, 6 соответствуют ячейкам, хранящим коды латинского, русского и цифрового регистров соответственно, а выход 7 - ячейкам, хранящим коды символов.Устройство работает следукяцим обра зом.В исходном положении с выхода элемента ИЛИ-НЕ 27 выдается сигнал разрешения, который поступает на управляю щий вход коммутатора 10 и обеспечивает 15 вывод кодовых наборов теста на выходы 11 устройства. При включении генератора импульсов 1 импульсы с его выхода поступают в адресный счетчик 2, состояние которого...

Номер патента: 888127

Опубликовано: 07.12.1981

Авторы: Ташлинский, Туробов, Шнайдер

МПК: G06F 11/16

Метки: логических, узлов

...узел 1 имеет И контактов, каждый из которых может быть входным или выходным, что фиксируется соответствено замкнутым или разомкнутымположением переключателя 11. На каждый контакт может быть подана информация потенциальная или импульсная,По сигналу управления с входа 16устройства тестовая информация из блокапамяти 2 через блок записи 4 поступает в регистр теста 3,Каждый канал регистра теста 3 имеет два разряда, первый из которых является информационным, второй - управляющим,Управляющий разряд определяет, какойсигнал будет подан на вход проверяемогоузла в данном тесте, Логическая единица соответствует импульсному сигналу,логический нуль - потенциальному.Логический нуль должен присутствоватьна всех управляющих разрядах теста,...

Номер патента: 888128

Опубликовано: 07.12.1981

Автор: Червяцов

МПК: G06F 15/173

Метки: графе, деревьев, числа

...записанного в первой группе регистров 2, с наборами, записанными во второй группе блока регистров 4, Поскольку все регистры 4 пока свободны, на выходе блока 16 вырабатывается сигнал фНет сравнения, который поступает через элемент ИЛИ 11 на инверсный вход триггера 15 и на вход коммутатора 5. При этом триггер устанавливается в нулевое состояние и снимает сигнал Сравнение с входа блока сравнения, а коммутатор 5 подключает выход генератора к входу первой группы регистров 2. Под действием сигналов, поступающих с выхода гесводится к определению всех деревьев в графе, а затем сравнение деревьев между собой, такой алгоритм требует больших затрат времени.В данном устройстве временные затра-. ты значительно меньше. Сокращение...

Номер патента: 888130

Опубликовано: 07.12.1981

Авторы: Николаев, Петкау, Самойлов, Успенский

МПК: G06F 17/14

Метки: быстрого, индексное, преобразования, процессора, фурье

...существенный выигрыш по быстродействию.Так как в течение цикла записи (считывания) ОЗУ адрес на выходе индексного устройства необходимо поддерживатьпостоянным, введение регистров позволяетодновременно производить запись (считывание) по уже сформированному адресу и формирование следующего адреса, в то время как в устройстве - прототипе этидва процесса осуществляются последовательно, один за другим, Это приводит к выигрышу в быстродействии в 2 раза посравнению с прототипом,Формула изобретения фИндексное устройство процессора быстрого преобразования фурье, содержащее 25 основной и дополнительный счетчики, сдвиговый регистр, блок управления, адресный Индексное устройство процессора быстрого преобразования фурье работает следующим...

Номер патента: 888132

Опубликовано: 07.12.1981

Авторы: Мельник, Черкасский

МПК: G06F 17/17

Метки: вычисления, конвейерное, функций, элементарных

...регистра 5 и умножается на содержимое ре гис тра 4.В третьем такте сформированное на блоке умножения выражение ЛХГ (Х) /2 записывается в регистр 8, а в регистр 7 записывается значение (Мо) из блока 17, а в регистры 6 и 9 перезаписывается содержимое регистров 3 и 5 соответственно, По поступающим из регистров 7 и 8 значениям в сумматоре 21 формируется выражение Г ( Хо) + б Х Г (Хо) /2.В четвертом такте это значение записывается в регистр 11, в регистры 10 и 12 переписываются значения регистров 6 и 9 соответственно. В блоке 18 по поступающему из регистра 10 значению Моформируется выражение Г (Хо). Одновременно на блок умножения 20 поступает значение регистра 11, где умножаетц,(2832 5 ЬВидно, что при обработке массивовра 12,чисел...

Номер патента: 888133

Опубликовано: 07.12.1981

Авторы: Демиденко, Магальник, Силаев

МПК: G06F 17/18

Метки: изменения, момента, обнаружения, процесса, свойств, случайного

...регистра 10через элемент ИЛИ 18 числами - Сл =1,2). Полученные выражения(- С 1 чзапоминаются в регистре 12 доследующего цикла ( определения д 1), )По импульсам с шестого и седьмого выходов блока 1 выражения(Х -5О)(4 С,1),(л =1,2), хранящиеся врегистре 11 через элементы ИЛИ 19,17 поступают на разные входы блокаумножения, где перемножаются самина себя и запоминаются в том же регистре 11. По импульсам с восьмого и девятого выходов блока 1 выраженияХ -О Хд-С.-) из регистра 112поступают через элемент ИЛИ 19 навыход блока 16, на другой вход которого поступают числа А, (л =1,2из циклического регистра 9 через элемент ИЛИ 17. Числа перемножаютсяи через элемент ИЛИ 18 поступаютна сумматор 15, где вычитаются.По импульсу с десятого выходаблока 1...

Номер патента: 888134

Опубликовано: 07.12.1981

Автор: Червяцов

МПК: G06F 15/173, G06F 17/18

Метки: графа, минимальных, сечений

...этого выхода сбрасывает в нультриггеры 9 -9 р и считывает информаЯцию из регистра 10. В то же время сигнал, поступая на вход коммутатора4, возбуждает его первый и второйвыходы. Сигналы с выходов коммутатораИпоступают на блоки формирования топологии 5, б и шифратор 8.Шифратор 8 при наличии сигнала налюбых двух входах возбуждает первый выход, на любых трех - второй на М-вых входах - потенциал на Й-вом выходе.Если номера возбужденных выходов коммутатора соответствуют вершинам, непосредственно связанным между собой, то через блок 6 будет возбуждено число входов шифратора 7 на один меньше, чем возбуждено выходов коммутатор 4. 1 Пифратор 7, если возбужден адин его вход, формирует сигнал на выходе 1, если два входа - на выходе 2.если...

Номер патента: 888136

Опубликовано: 07.12.1981

Авторы: Александров, Глевенко, Гранкин, Ровинский

МПК: G01R 31/02, G06F 17/00

Метки: монтажных, схем

...на два, сумматора 20и регистра 21 сдвига.Устройство работает следующим образом.Генаратор 1 своими импульсами изменяет состояние счетчика и соответственно коммутатора опроса 3. По переполнениям счетчика 2 изменяется состояниесчетчика 4 и соответственно коммутато О ра входного адреса 5, Таким, образом,для кажцого входного адреса проверяе-мого обьекта 8 осуществляется опросвсех его точек, которые могут иметьэлектрическую связь по монтажным це пям с данным входным адресом.При наличии электрической связимежду заданными входным и выходнымадресами проверяемого обьекта 8 блок9 формирует контрольное число(, например по формуле:1 Д25 где 4 - номер входного адреса,- номер выходного адреса, =У, и.)- число точек опроса проверяемого обьекта...

Номер патента: 890384

Опубликовано: 15.12.1981

Авторы: Глухарев, Иноземцев

МПК: G06F 3/06

Метки: ввода, информации, пульт, цифровой

...запоминается, по данному адресу в блок 7 памяти с дешифратора 2 поступает "нулевой" сигнал и гаснет соответствующая ячейка информационного табло 1. Набранный номер ячейки через промежутоцный регистр 10 высвечивается на цифровом табло 12 для .контроля. При необходимости повторить ввод нескольких подряд расположенных встроке "нулевых" элементов логической таблицы оператор после ввода первого номера элемента из требуемой последовательности нажимает на наборном устройстве 9 кнопку ПГ (повторить по .55 .горизонтали) и набирает число повторений, после чего нажимает кнопку ВВ, По сигналу с кнопки ПГ открывается элемент И 11, а в регистр 8 приращений записывается "1". Блок 6 управления переписывает число повторений через элемент И 11 в счетчик...

Номер патента: 890385

Опубликовано: 15.12.1981

Авторы: Векслер, Сидарас, Эпштейн

МПК: G06F 3/12

Метки: блок, печатающего, устройства

...памяти, выходы которого соединены с другими входами коммутатора.Иа чертеже изображена схема предло.енного блока управления для печатающего устройства,Блок управления содержит первыйблок памяти 1, счетчик 2, схему сравнения 3, второй блок памяти 1, коммутатор 5, блок тактирования 6, дешифратор 7 и вентили 8,Блок управления работает следующимобразом.По поступлению на вход первогоблока памяти 1 информации для печати одной строки и сигнала на входеблока тактирования 6 из канала вычислительной машины, блок тактирования 6 вырабатывает сигнал, управляющий последовательной записью информа"ции одной строки в первый блок памяти 1. По окончании записи информации,блок тактирования 6 выдает. сигнал,управляющий последовательной выборкой при...

Номер патента: 890386

Опубликовано: 15.12.1981

Авторы: Мяснов, Смирнов

МПК: G06F 5/00

Метки: дешифратор

...разрядное число с весом 2 .Т, а на выходе суммирующего блока 4 вместо полусумматора 6 поставить сумматор, один вход которого соединить через элемент И с выходом пятой группы и с выходом А счетчика преобразователя, то получим дешифратор для тридцатидвухтактного преобразователя интервала времени в цифровой код. При этом шестнадцать входов представленного на чертеже дешифратора необходимо соединить с выходом переноса всех сумматоров пятого суммирующего блока.Ко входам сумматоров пятого суммирующего блока группы подключаютсясоот ветст вующие выходы т ридцат идвухтактного счетчика преобразователя. Изъяв из представленной на чертеже схемы четвертый суммирующий блок, получим дешифратор для восьмитактного преобразователя, при этом восемь входов...

Номер патента: 890387

Опубликовано: 15.12.1981

Авторы: Броверман, Гольбрайх, Фирсов, Шабельский

МПК: G06F 7/00

Метки: логический, модуль

...11 НЕ и через третий элемент 7 ЗАПРЕТ с блоком 15 реле времени, выход которого через четвертый элемент 6 ЗАПРЕТ соединен с блоком 12 памяти и четвертым элементомЗАПРЕТ первого канала, при этом выход элемента 10 НЕ первого канала соединен с блоком 13 памяти второго канала, кроме того, элементы 4 и 7 ЗАПРЕТ имеют один общий вход 18 запрещающего сигна40 0 5 ной части информации после пуска конвейера.Поставленная цель достигается тем, что в каждый из двух каналов логического модуля дополнительно введен один элемент ЗАПРЕТ, причем первые входы дополнительных элементов ЗАПРЕТ подключены к дополнительному запрещающему входу логического модуля, вторые входы подключены к выходам блоков памяти соответственно первого и второго каналов логического...

Номер патента: 890388

Опубликовано: 15.12.1981

Авторы: Артюхов, Шалыто

МПК: G06F 7/00

Метки: настраиваемое

...приборе) . Послетого как устройство настроено на реализацию заданной функции, оно может применяться для реализации любой схемы(в том числе и асинхронной) как логический модуль с и входами. Настраиваемое устройство, содержащее многофункциональный логический модуль с п информационными входами, подключенными к и информационным вхо- дам устройства соответственно, и а настроечными входами (ив), о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия при настройке, устройство дополнительно содержит регистр памяти настройки и бюк сброса памяти настройки, содержащий и-входовой элемент ИЛИ-НЕ и двухвходовой элемент И, регистр памяти настройки содержит е двухвходовых эле 3 89038ными входами (пп 1), дополнительносодержит регистр памяти...

Номер патента: 890389

Опубликовано: 15.12.1981

Авторы: Гафаров, Дудкин, Ермоленко, Рогов

МПК: G06F 7/38

Метки: арифметико-логическое, контролем

...элементов И первой группы подключены ко вторым входам элементовИЛИ третьей группы,На чертеже представлена схема устройства,Устройство содержит формировательчетности результата операции, первый 2 и второй 3 информационные входыустройства, первый установочный вход4 устройства, первый, второй, третий,четвертый, пятый и шестой управляющиевходы устройства 5-10, элементы ИЛИпервой, второй, третьей, четвертой и;пятой групп 11-15, элемент ИЛИ 16,элементы И первой, второй; третьей,четвертой, пятой, шестой, седьмой,восьмой, девятой и десятой групп 1726, первый и второй элементы И 27 и28, элементы НЕ первой, второй, третьей, четвертой и пятой групп 29-33,первый, второй и третий сумматор помодулю два 34, 35 и 36, формирователи37 и 38...

Номер патента: 890390

Опубликовано: 15.12.1981

Авторы: Нестеренко, Новиков, Супрун

МПК: G06F 7/38

Метки: арифметико-логическое, двухадресной, цвм

...с четными адресами (например, 27 и 27;), а младшие части операндов - в регистрах снечетными адресами (например, 27,27;). Выполнение операции начинаетсяфф с приема в блок 2 местной памяти по,информационной магистрали 10 адреснойчасти командного слова.К-разрядная адресная часть командного слова, принятая по информационнойЖ магистрали 10 из основной памяти и определяющая адрес 1 операнда и результата операции команды сложения (вычитания) помещается в 1-разрядный регистр32 адреса .1 операнда. Поскольку стар 5 шая часть 2 п-разрядного 1 операнда находится всегда в регистре общего назначения с четным адресом, то М-разряд"ная часть командного слова, определяю(К-,1)-разрядная адресная часть командного слова, определяющая адресоперанда помещается...

Номер патента: 890391

Опубликовано: 15.12.1981

Авторы: Леусенко, Морозевич, Ярмолик

МПК: G06F 7/58

Метки: генератор, псевдослучайных«, чисел

...сдвига 1, а выход элемента ИЛИ 7 подключен ко входу первого разряда регистра сдвига 1, Ко вторым входам пер во го и второго зле ме нт а И 2 и 3 подключены инверсный и прямой выходы 1-го разряда регистра сдвига 1соответственно, а выходы первого ивторого элементов И 2 и 3 подключенык первому и второму входам элементаИЛИ-НЕ 6, ко входам четвертого элемента И 5 подключены инверсные выходы01-1 первых разрядов регистра сдвига 1,а его выход подключен к третьему входу элемента ИЛИ-НЕ 6 и первому входутретьего элемента И 4, ко второму входу которого подключен инверсный выходв-го разряда регистра сдвига 1, выходэлемента ИЛИ-НЕ 6 подключен к первомувходу элемента ИЛИ 7, а ко второмувходу элемента ИЛИ 7 подключен выходтретьего элемента И...

Номер патента: 890392

Опубликовано: 15.12.1981

Автор: Кушнерев

МПК: G06F 7/62

Метки: делительное, частотное

...перепогнения ц-го разряда счетчика, появляющийся на выходе 7, запрещает прохождение сигналов Г 1 и Г через элементы И 1 и 2. После подачи пускового сиг нала по входу 8 в счетчик 4 записывают число "0", что приводит к снятию сигнала запрета с элементов И 1 и 2 и поя влению на выходах 9 и 10 си гна лов Г, и Г. Одновременно на счетчик 4 через суммирующий элемент 3 поступает сигнал, равный 1, +1 . Наличие сигналов т, и 1 на соответствующих выходах 9 и 10 определяется временем за полнения счетчика 4 до значения 10", которое равно кими поточными линиями в производстве.Пятиканальная система, содержащая частотное делительное устройство, счетное устройство, таймер, цифропечатающее устройство, совместно с ради омет ри че ской аппар эту рой и...

Номер патента: 890393

Опубликовано: 15.12.1981

Авторы: Ташлинский, Шнайдер

МПК: G06F 7/72

Метки: модулю, сумматор, три

...по модулю три работаетследующим образом Контролируемый двоичный код поступает параллельно на вХоды 14 и 15. Пусть на вход 14 поступает нечетный о разряд двоичного кода, на вход 15 четный. В этом случае во втором триггере 9 хранится младший разряд остат-ка, в триггере 5 - старший. В процессе работы на входы 14 и 15 могут пода 25,ваться коды "00", "01", "10", "11",а в сумматоре может храниться оста"00" и "11" образуют на выходах схемысовпадения 2 и 3 логический "0" и изменений состояния три ггеров 5 и 9 невызывают. Входные коды "01" и "10" изменяют код остатка сумматора, и работа сумматора в этом. случае зависит отсостояния триггеров 5 и 9. При нулевом состоянии триггеров 5и 9 логические "0" с их прямых выходом блокируют элементы И...

Номер патента: 890394

Опубликовано: 15.12.1981

Авторы: Лаврешин, Якушев

МПК: G06F 9/50

Метки: блок, приоритета

...2, входы 6 и 7 блока, выходы 8 и 9 блока.3 89Блок приоритета работает следующим образом.При включении питания блока на его выходе уровень логического "0". Логический элемент И 1 имеет приоритет трансляции входного сигнала, При од новременном появлении входных сигналов на входах 6 и 7 на выходе элемента 5 появляется уровень логического "0", который блокирует элемент И 2, элемент И 1 открыт, и с выхода 8 снимается сигнал, который одновременно дополнительно блокирует элемент И 2 через элемент НЕ 3. По окончании входных сигналов схема приходит в исходное состояние. Формула изобретения Блок приоритета, содержащий дваэлемента НЕ и два элемента И, о тл и ч а ю щ и й с я тем, что, с целью сокращения оборудбвания, он со- .держит элемент сложения...

Номер патента: 890395

Опубликовано: 15.12.1981

Авторы: Кармалита, Кривоносов

МПК: G06F 11/00

Метки: градуировки, информационно-измерительного, канала

...канала 6 имеем выходные сигналыкоторые регистрируются и запоминаются блоком 9. Одновременно текущиеамплитуды эталонного сигнала Х черезкоммутатор 3 поступают на блок 7 временной задержки, который задерживаетсигнал Х на величину постоянной времени информационно"измерительного канала 6. Задержанный во времени сигнал Х с блока 7 поступает на блок 10. Кроме того, сигнал Х поступает на второй дифференцирующий узел 13, на выхоСистема градуировки информационноиэмерительного канала содержит первый генератор 1 эталонного сигнала и второй генератор 2 эталонного сигнала, коммутаторы 3 и 4, блок 5 управления, информационно-измерительный канал 6 и блок 7 временной задержки. Система содержит также первый, второй, третий и четвертый блоки 8-11...

Номер патента: 890396

Опубликовано: 15.12.1981

Авторы: Григалашвили, Которашвили

МПК: G06F 11/25

Метки: анализатор, логический

...бит.Если входная последовательность содержит 12 бит, то в этом случае из количества 2 последовательностей17 ЗЭ найдется по две такие, которые имеют одинаковые остатки, Назовем эти последовательности родственными. Таким образом, если взамен предлагаемой последовательности на вход регистра прнхо- фф дит ошибочная родственная последовательность, то ошибка остается незамеченной, так как оии имеют одинаковые остатки. Общее число ошибочных последовательностей может быть оче- Зф видно 3 "1, и только один раз ошибка не может быть обнаружена. Поэтому вероятность не обнаружения ошибки равнаПри длине входной последовательности 18 бит, количество необнаруженных ошибок может быть 3 и т.д. В общем случае, если сдвигающий регистр состоит из п разрядов,...

Номер патента: 890398

Опубликовано: 15.12.1981

Авторы: Николаев, Храпко

МПК: G06F 11/16

Метки: логических, узлов

...индикации 8890398 516 М131 по нулевому сигналу элемента ИЛИ 17 подготовлен к отображению информации с регистра 6, При этом все коммутаторы 9 закрыты по управляющим входам с дешифратора 16, и информация с блока селекторов О не поступает на блок индикации 8.По сигналу "Пуск" генератор выдает первый тест, который поступает на входы проверяемого узла 2,Информация с каждого вывода проверяемого узла 2 поступает на вход сумматора 4, а с его выхода на вход регистра 7 и один из входов блока 5. Результат с выхода блока 5 поступает на сумматор 3, а с его выхода - на вход регистра 6. Запись результата первого теста производится ло сигналу "Конец11теста с генератора 1, Информация по- канально записывается в первые разряды регистров 7, а общий...

Номер патента: 890399

Опубликовано: 15.12.1981

Авторы: Мамонов, Ченцов

МПК: G06F 11/20

Метки: мажоритарное

...входы, т,е. на входы трех элементов 2 И 1 (обозначения позиций на фиг. 2 соответствуют номерам элементов на фиг. 1).Устройство работает следующим образом.При поступлении на три входа устройства входных информационных импульсов, соответствующих одному биту информации, не имеющих значительного разброса параметров и следующих с перекрытием, на выходе элемента ЗИЛИ 2 появляется один информационный импульс, который расширяется одновибратором 4 и через Формирователь 3 поступает на выход устройства, Формирователь 3 Формирует выходной импульс по переднему фронту расширенного импульса с выхода одновибратора 4. Длительность выходного импульса определяется параметрами времязадающих элементов формирователя 3. При поступлении на входы...

Номер патента: 890400

Опубликовано: 15.12.1981

Авторы: Алексеев, Бестань, Конорев, Нестеренко, Новиков, Супрун, Щербаченко

МПК: G06F 15/00

Метки: процессор, центральный

...вход которого является тактовым входом блока,выходы шестого, второго и третьего элементов И соединены соответственно с последовательными входами второго и третьего сдвиговых регистров и триггера, выходы второго, третьего, четвертого и пятого элементов ИЛИ являются соответственно первым, вторым, третьим и четвертым выходами блока, выход первого элемента И является пятым выходом блока, первый выход первого сдвигового регистра является шестым выходом блока, выход шестого элемента ИЛИ является седьмым выходом блока, второй выход первого сдвигового регистра соединен с первыми выходами первого сдвигового регистра соединен с первыми выходами второго и шестого элементов ИЛИ, первый выход второго сдвигового регистра соединен с первым выходом...

Номер патента: 890401

Опубликовано: 15.12.1981

Автор: Астахов

МПК: G06F 15/02

Метки: вычислительная, клавишная, электронная

...или счетным импульсом со счетчика 16, или модификацией адреса по коду мнкрокоманды с выхода регистра 15 микро- команд. Код микрокоманды является составной частью адреса узла 8 памяти микроопераций и устанавливается на весь цикл выполнения микрокоманды. Другой частью адреса узла 18 являются временные интервалы, задаваемые счет-чиком 16 тактов. Следовательно, иа вы-, ходе узла 18 памяти микроопераций возбуждаются микрооперационные поля микрокоманды, определенные во времени и, таким образом, любая микрокоманда5 8904 представляется набором тактированных микроопераций, которые дешифрируются дешифратором 19 микроопераций.При одновременном вводе нескольких значащих нулей в ЭКВМ блок управления работает следукнцим образом.При нажатии...

Номер патента: 890403

Опубликовано: 15.12.1981

Авторы: Брякалов, Захаров, Калмыков, Ковалев

МПК: G06F 17/27

Метки: выражений, запись, инверсную, перевода, польскую

...приоритетов.Блок 8 управления блокирует записьочередной лексической единицы вовходной регистр 1. Лексические еди"ннцы - операции со входного регистра 1, а нз магазинной памяти 3 черезрегистр 4 поступают соответственнона дешифраторы 6 и 5, где определяются их приоритеты,По результату работы схемы 7 сравнения приоритетов лексических еди- "ниц-операций блок 8 управления организует либо запись через группу элементов И 11 в магазинную память, либо чтение из нее лексических единицс большим приоритетом, В режиме чтения лексическая единица-операция записывается через группы элементов И 12и ИЛИ 9 в выходной регистр 4, послечего производится разблокировка входного регистра 1Когда во входном регистре 1 нахо"дится правая скобка, блок 8...