G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 951301

Опубликовано: 15.08.1982

Авторы: Карачун, Кущ, Лупанова, Романкевич

МПК: G06F 7/58

Метки: генератор, кодов, псевдослучайных«

...из дешифраторов 2. Назначение блока 8 задания веса кода фиг,3) заключается в осуществлении изменения в процессе работы (т,е. без остановки генератора) числа единицциркулируемых н блоке 4. Для этого блок 8 в соотнетствии с поступающим по шийе 9 сигналом, говорящим об увеличении или уменьшении на определенное число количества единиц в блоке 4, производит блокировку цепи обратной связи блока 4 н момент появления на выходе 7 единиц - н случае уменьшения числа единиц, либо производят запись единиц по входу 10 в моменты появления на выходе 7 нулей - н слу; чае увеличения числа единиц. Кроме35 40 45 Т - Сд тс ),60 65 того, начальный код последовательно может быть записан с помощью блока 8 в блок 4. Блок задания веса кода . содержит элементы И...

Номер патента: 951302

Опубликовано: 15.08.1982

Авторы: Живетина, Кузнецов, Сергеев

МПК: G06F 7/58

Метки: датчик, случайных, чисел

...необходимое для считывания информации с триггерного регистра .4 А, 4. г.4 И, В качестве Формирователя 7 может быть применен, например, ждущий мультивибратор. Импульс, сформированный в фоРмирователе 7, установит в "о" триггеры 44, 4 л, 4 и и триггер б, а если при этом на клемме "Эапуск" 8 выставлен разрешающий потенциальный уровень, то вновь запустит элементы задержки 2 л, 2 2, начнется новый цикл формирования очередного случайного числа.Таким образом, процесс повторяетцо тех пор, пока на клемме Ъап 8 поддерживается разрешающий потенциальный уровень.Для однократного запуска устройства на клемму 8 должен подаваться короткий импУльс. Так как временной интервал настройки Г элемента задержки 2 увеличивается с возрастанием значения Р, то...

Номер патента: 951303

Опубликовано: 15.08.1982

Авторы: Коголь, Олевский, Соломович

МПК: G06F 7/60

Метки: арифметическое, число-импульсное

...ДС 2 "0", т.е. теперь в зависимости от кода мяадшего триггера регистра операнда 3 открыт либо девятый, либо десятый элемент И.Аналогично работают в режиме сложение-умножение (С-У) мультиплексоры ДС 3 и ДС 4 с той лишь разницей, что число импульсов на выходе мультиплексоров равно коду регистра операнда Э. НапРимеР, пРи коде "9" в Регистре операнда 3 открыт двадцать шестой элемент И и в счетчик 1 попадает девять импульсов. Строятся аналогично дешифраторы 5 и 6, в режиме С-у полностью совпадающие с дешифратором 4, а в режиме В-Д выдающие число-импульсный код, численно равный не дополнительному, а обратному коду регистра 3. Количество раэрядоэ в счетчиках 1 и 2 и в регистре операнда 3 не ограничено.Операция вычитания .в устройстве...

Номер патента: 951304

Опубликовано: 15.08.1982

Автор: Глинкин

МПК: G06F 7/68

Метки: множительное

...кода в серию импульсов,двухвходовых элементов И 6-1,6-п,первый и второй входы каждого изкоторых соединены соответственно спряьюм и инверсным выходами соответствующего триггера счетчика 5 иэлемента ИЛИ 7, входы которого соеди-;10 нены с выходами. элементов И, управляющий вход соедиАен с управляющим входом преобразователя кода в сериюимпульсов, информационный выход элемента ИЛИ 7 подключен к информацион 15 ному выходу преобразователя кода всерию импульсов и к счетному входусчетчика.Устройство работает следующим образом.2 О В исходном состоянии счетчики 3-5"обнулены", элемент ИЛИ 7 закрыт потенциалом, поступающим на его управляющий вход с выхода."счетчика второгосомножителя 3. Сомножители в параллельном коде соответственно заносят(ся...

Номер патента: 951305

Опубликовано: 15.08.1982

Автор: Червяков

МПК: G06F 7/72

Метки: классов, округления, остаточных, системе, числа

...на входнойрегистр 1. С входного регистра 1сигналы поступают на входы блоков2 и 3 и входы сумматоров по модулюб. При поступлении тактовых импульсов по шине 7 в блоках 2 и 3 происходит соответственно кодированиепроизведений 3 4 иодр, и свио 4 Эи цодача результатов на входы сумматоров 4 и 5. При подаче тактовогоимпульса по шине 8.происходит кодирование произведений д юодРИ 4 водЗи подача результатов на входы сумматоров 4 и 5. При подаче и-го тайбвого импульса происходит кодированиетолько произведения 3 СюодР и подача результатов на входй сумматора 4.Таким образом,в сумматоре 4 послеи-го тактового импульса сформированранг числа тА который поступаетна вход и-го блока группы 5. Послепоступления по шине 10 (иФ 1)-го тактового импульса...

Номер патента: 951306

Опубликовано: 15.08.1982

Авторы: Балабай, Козлов, Кудрявцев, Никулин, Плешков

МПК: G06F 9/22

Метки: микропрограммное

...и группу триггеров 18.1Устройство работает следующим образом.Адрес выполняемой микрокоманды60 сформированный по сигналу элемента 11 иэ регистра 1, передается в блок 2.Иэ блока 2 код выбранной микрокоманды записывается в регистр 3 и после дешифрации в группе дешифраторов 4 образует на выходах 16 необходимый наборуправляющих сигналов для исполнительных устройств объекта управления,Для задания длительности работы исполнительных устройств в соответствиис длительностью самой медленной микрооперации в микрокоманде сигналы сгруппы выходов блока 2 подаются нагруппу входов группы шифраторов 5,Каждый шифратор группы 5 преобразует кодовые комбинации соответствующей микрооперации в комбинации выходных сигналов, причем вес двоичногонабора каждой...

Номер патента: 951307

Опубликовано: 15.08.1982

Авторы: Барашенков, Бахарева, Гужавин, Казак, Кокаев, Темирханов

МПК: G06F 9/22

Метки: микропрограммное

...(=0,17) - управляющая часть мйк,рокоманды, а 5 =1,8) - имя комплек-.са микрокоманд, коды которых выбираются за одно обращение к блоку памятимикрокоманд и обрабатываются последовательно в порядке, диктуемом микропрограммой.в том случае, если во всех разветвлениях встречаются различные комбина ции логических условий. Если в раэВ ячейке блока памяти микрокоманд хранятся коды микрокоманд у и коды маски, имеющие разрядность, равную количеству различных логических условий в микрокомандеР, Р , Р).Код маски содержит единицы; в тех разрядах, которые опрашивают значения 6 О логических условий, влияющих на выбор пути выполнения микропрограмм. Каждая ячейка блока памяти признаков хранит значения логических условий Р 4, Р Р . Разряды ячейки блока...

Номер патента: 951308

Опубликовано: 15.08.1982

Авторы: Гиляровская, Дряпак, Иванов, Палагин, Сыров

МПК: G06F 9/46

Метки: микропрограммного

...Формируяадрес следующей микрокоманры (естест.венная адресация), Естественная адресация осуществляется также, когдаоткрывается один из элементов И 11,12 и 9 и осуществляется передачаразрядов Я соответственно на внешнюю ЗОинформационную шину 18, на регистр15 или передача содержимого этогорегистра на вторые входы блока 3 через элемент ИЛИ 14,35Если открывается элемент И 13, разряды 6 поступают в младшие разряды 17 регистра адреса микрокоманды 2 под воздействием управляющего сигнала с выхода блока 19, образуя 40 адрес следующей микрокомайды способом принудительной адресации в преде.- лах сегмента микропрограммной памяти, номер которого определяется содержимым старших разрядов 16 регистра 2. Изменение номера сегмента осуществляется...

Номер патента: 951309

Опубликовано: 15.08.1982

Авторы: Богумирский, Чернаков

МПК: G06F 9/54

Метки: подпрограммами

...командой подпрограммы;А 2 - начальный адрес подпрограммырАЗ - адрес, следующий непосредственно за последней командой подпрограммы.Если команда обращения к подпрограмме находится в блоке памяти 13по адресу К , то управление передается по адресу А 2, содержимое ячейкипамяти с адресом АЗ записываетсяпо адресу А 1, а по адресу АЗ записывается команда возврата к основнойпрограмме и восстановления прежнегосодержимого ячейки АЗ следующего вида: В А 1 К+1, АЗ,где В " код операции, при выполнении которой происходит передача управления основной программе в ячейку 5 1 О 15 20 25 30 35 40 45 50(К + 1)" и перезапись содержимогоячейки А 1 в ячейку АЗ.При выполнении ксманды обращенияк подпрограмме сигналом с входа 17устройства на регистре 3 команд...

Номер патента: 951312

Опубликовано: 15.08.1982

Автор: Ткачук

МПК: G06F 11/08

Метки: блоков, логических

...11 вычисления остатка, сумматоры 12-16 помодулю два, триггеры 17-23.Блок вычисления остатков представляет собой регистр сдвига с обратными связями с встроенными сумматорами 60по модулю два и состоит из В-триггеров 17-23 и сумматоров 12-16 по модулю два, блок 11 реализует делениена полиномд(х) =1+х +х +х +х, 654. Ъ 6 Устройство работает следующим об-разом,По приходу сигнала Пуск триггер 3 устанавливается в единичноесостояние и запускает одновибраторсброса 4, который генерирует импульссброса, приводящий нсе элементы устройства в исходное состояние, На этовремя потенциал, снимаемый с егоинверсного входа, запрещает прохождение сигнала Пуск на остальныеэлементы устройства. После окончанияимпульса сброса начинает работу управляющий генератор...

Номер патента: 951313

Опубликовано: 15.08.1982

Авторы: Данилов, Соловей, Филиппов

МПК: G06F 11/10

Метки: объектов, цифровых

...выходы основного цифрового объекта 1 и инверсные выходы генератора 3 ортогональных функций, Сумматоры 7 по пой 2 образуют вторую группу сумматоров по вой 2, входами которых являются выходы сумматоров б по вой 2 первой группы и выходы вспомогательного цифрового объекта 2. Входами элемента ИЛИ 4 являются выходы сумматоров 7 по вод 2 второй группы, а его выход является первым выходом устройства, Генератор 3 ортогональных функций состоит из группы последовательно соединенных счетных триггеров 8.1-8.п и является делителем частоты с числом разрядов, равным числу контролируемых выходов основного цифрового объекта 1. Вход генератора 3 ортогональных функций соединен с выходом синхронизации основного цифрового объекта 1. Сигналы, снимаемые с...

Номер патента: 951314

Опубликовано: 15.08.1982

Авторы: Козлов, Новиков, Пилюгин, Сычков, Шаповалов, Шелюхин

МПК: G06F 11/28

Метки: отладки, программ

...входу 12 на регистр б подается адрес считываемой ячейки ОП, а по входу 14 на блок - команда обращения, По сигналу конца цикла памяти, поступающему с второго выхода блока 4 на третий вход блока 5, в последнем вырабатываются сигналы разрешения, поступающие с его первого выхода на регистры б и 7, и управления, поступающие с третьего выхода блока 5 на третий вход блока 4. Сигналы разрешения подключают регистры б и 7 к первым адресному входу и информационным входу и выходу ОП. Сигналы управления открывают первыи вход блока 4, и команда обращения с входа 14 поступает на блок 4. По этой команде БУ вырабатывает сигналы управления ОП для считывания информации, поступающие с первого 20 выхода блока 4 на управляющий вход блока 3 памяти....

Номер патента: 951316

Опубликовано: 15.08.1982

Авторы: Гайдуков, Назаров, Неверов, Титов

МПК: G06F 15/163, G06F 9/54

Метки: вычислительной, диспетчеризации, системы

...3. По сос-.тоянию регистра 3 дешифратор 4 наодном из своих выходов вырабатывает управляющий сигнал, которыйподается на управляемые входы элементов 5 соответствующей ВМ б, Кодадреса обращения через вторые элементы И 5 поступает в регистр адресаоперативной памяти соответствующейВМ б. Перные элементы И 5 обеспечивают обмен информацией при обращении УВМ 7 к оперативной памяти ВМ б,а третьи элементы И 5 осуществляютпередачу синхронизирующих и управ -ляющих сигналов между УВМ 7 и ВМ бдля перехода на системный режим работы без нарушения процесса вычислений н них.Обмен информацией по инициативеодной из ВМ б с УВМ 7 осуществляетсяследующим образом, При окончаниирешения очередной задачи или придругом виде запроса на обмен информацией сигнал о...

Номер патента: 951317

Опубликовано: 15.08.1982

Авторы: Ахметов, Гусев, Прокопенко

МПК: G06F 7/548

Метки: координат, объекта, преобразования

...в которые в начальный момент времени заносятся коды от 1 до(и)-го разряда углов соответственно сд и с( В, при этом выходы .35 и 36запрета с (п+1,)-ых разрядов схем 3 н 44 сравнения, где п - число разрядов,равное 90 , углов ссА, с(д и Фо. Черезпромежуток времени ТЫА: 4 д. (Фиг. 70),что соответствует моменту перехода(и+1)-го разряда схемы 3 сравнения 45с нуля в единицу, блок 2 умножениязапрещает прохождению число-импульсного кода Чй ь 1 и с(Т , В результатеполученный число-импульсный код Чдз 1 и Ф А (кривая ОА, фиг.7,ц) с выхода 27 блока 2 умножения поступаетчерез блок 6 управления, выполненныйна элементах 2 И-ИЛИ 26 (фиг.3), насуммирующий или вычитающий входы сумматора 8 в зависимости от значения(и)-го разряда угла сд, а такжеот...

Номер патента: 951319

Опубликовано: 15.08.1982

Авторы: Гришкин, Дапин, Песошин, Софронов

МПК: G06F 17/11

Метки: области, обхода, сеточной

...4 и 13 заносятся максимальные значения координат соответственно меньшей и большей стороны прямоугольника. По .импульсу "Начало счета" со входа 1 счетчик б устанавливается в нулевое состояние. Этот сигнал, задержанный линией задержки 11, через элемент ИЛИ 10 поступает на счетный вход счетчика б и через элемент ИЛИ 17 устанав ливает счетчик 16 в начальное (нулевое) состояние. Числа, снимаемые с выходов счетчиков, определяют текущие значения координат вычисляемых точек Области. Числа в счетчиках б и 16 и регистрах 4 и 13 сравниваются соответственно блоками сравнения 5 и 14. В случае, когда текущие координаты меньше максимальных, счетчики б и 16 сохраняют свое состояние до тех пор, пока на входы устройства не 55 поступит импульс "Конец...

Номер патента: 951320

Опубликовано: 15.08.1982

Авторы: Докучаев, Зенцов, Свиньин, Смолов

МПК: G06F 17/14

Метки: ортогонального, преобразования, сигналов, уолшу-адамару, цифровых

...25 граф преобразования для и=3.Устройство содержит блок формирования временных интервалов 1, блокиэлементов И 2, блоки элементов ИЛИ 3,регистры 4, сумматоры-вычитатели 5) ЗО 2 значений дискретного входного сиг 951320нала параллельно обрабатываются эа и итераций методом быстрого преобразования Уолша-Адамара, Обработка происходит эа и тактов работы устройства.Как видно по конфигурации сигналь ного графа (фиг.2), вычислительный процесс для реализации быстрого преобразования Уолша-Адамара должен содержать п одинаковых итерационных циклов. Существенно, что оказывается 10 )возможным испольэовать для хранения исходного вектора, промежуточных векторов и, наконец, результирующего вектора одни и те же регистры.Устройство работает следующим...

Номер патента: 951321

Опубликовано: 15.08.1982

Автор: Стрыгин

МПК: G06F 7/08

Метки: выборки, кодов, ранжирования, частости

...импульсовгруппы, выход каждого реверсивного 40счетчика импульсов группы соединенс вторым входом соответствующего элемента И группы, выходы которых подключены к входам шифратора соответственно, выходы которого, являются 45выходами устройства.На чертеже приведена структурнаясхема устройства. Схема включает входы 1 устройства, дешифратор 2, генератор 3 импульсов, группу элементов ИЛИ 4, группу реверсивных счетчиков 5 импульсов, группу элементовИ б, шифратор 7, выходы 8 устройства, элемента 9 задержки, управляющийвход 10Работу устройства рассмотримна примере использования его в системе автоматического анализа изобретений для ранжирования анализируемых признаковкодов)по их информативности (в смысле последующего распознавания), При этом,...

Номер патента: 951322

Опубликовано: 15.08.1982

Авторы: Добровинский, Селиванов, Селиванова, Чепасов

МПК: G06F 17/18

Метки: анализатор, информации, количества, статистический

...счетчика 7 объема выборки через элемент И 9 и группу элементов ИЛИ 8также подключены к входу дешифратора 10, выходы дешифратора 10 соединены со входами сумматора-вычитателя 11, переключатель 14 соединенс выходами счетчика 7 объема выборки и с входом управляющего триггера 13, выход управляющего триггера 13 соединен с вторым входом счетчика 7 объема выборки и с входом генератора 12 импульсов, выходы генератора 12 импульсов подключены к вторым входам элементов И 4-6 группыи элементу И 9 и к вторым входамсчетчиков-накопителей 1-3. 65 Анализатор работает следующим об разом.Перед началом работы все счетчики, управляющий триггер 13 и сумматор-вычитатель 11 устанавливаются в исходное .состояние сигналом сбросацепи сброса на чертеже не...

Номер патента: 951323

Опубликовано: 15.08.1982

Авторы: Горецкий, Ковальчук, Семенюк

МПК: G06F 11/25

Метки: электронных

...сигналов. Формирователь 23 выходных сигналов проверяемого изделия, служащий для их усиления, выделения на фоне помех и формирования по амплитуде и длительности, буферный регистр 24 для хранения проверяемой информации и управления ее индикацией, согласующий блок 25, предназначенный для передачи информации через магистраль внутреннего интерфейса системы блок 26 самоконтроля пульта для проверки работоспособности формиро вателя 22, Формирователя 23 и качества контактирования проверяемого изделия 27, находящегося на контактном приспособлении 28, пульт 29 управления, обеспечивающий выполнение контрольных операций в ручном режиме и посылку требований на обслуживание при комплексной работе, узел 30 индикации работы стенда 3 и 4 и...

Номер патента: 953633

Опубликовано: 23.08.1982

Автор: Козелов

МПК: G06F 3/00

Метки: ввода-вывода, информации

...датчиков при отсутствии отказов в работе контролируемых узлов объекта представляют собой код"сплошных единиц".При отказах одного или несколькихконтролируемых узлов объекта одинили несколько разрядов кода соответствующего датчика принимают значение "нуль". В этом случае на выходеэлементов И-НЕ появляется сигнал,который, проходя через элемент 9 задержки, поступает на третий выход21 устройства (сигнал "Запрос ввода")и один из входов элемента И 14. Сигнал с выхода 21 разрешает передачукодов с выходов распределителя 1.При отсутствии сигналов кода на выходе второго регистра 4 сигнал на выходе элемента ИЛИ 7 принимает значение "нуль", а сигналы на выходах элемента НЕ 13 и элемента 12 задержки -"единица". Поэтому при появлении сиг 3нала...

Номер патента: 953634

Опубликовано: 23.08.1982

Авторы: Клокоцкий, Семавин

МПК: G06F 3/02

Метки: ввода, информации

...21 предназначен для формирования временного интервала, поистечении которого происходит блокировка ввода команд в случае, еслион не был сброшен внутри этого интервала сигналом с выхода элемента И 20, Счетчик 21 имеет два входасброса, счетный вход, нулевой и единичный выходы.Остальные блоки и элементы используются по их прямому назначению.Устройство работает следующим образом.При включении питания сбрасываются регистры 5 и 6, на втором выходе таймера 4 и на инвертирующем выходе счетчика 21 устанавливаются запрещающие сигналы (" логический 0") которые удерживают элемент И 19 в закрытом состоянии. На первом выходе таймера 4 и прямом выходе счетчика 21 устанавливаются разрешающие сигналы, которые через элемент ИЛИ 9 включают блок 2,...

Номер патента: 953635

Опубликовано: 23.08.1982

Автор: Кутаев

МПК: G06F 3/02

Метки: ввода, информации

...и контактной площадкой блока 5 коммутационныхэлементов и отсутствии йаводок и помех частота появления инверсных импульсов на первом входе триггера 18блока 8 анализа равна частоте входного сигнала третьего счетчика 13 ибольше частоты появления выходногосигнала третьего счетчика 13. Поэтому разрешающий потенциал присутствует на выходе третьего триггера 19блока 8 анализа до тех пор, покаесть касание контактных площадок блока 5 коммутационных элементов. Наличие наводок и помех на информационном входе мультиплексора 3, подключенном к касаемой контактнойплощадке, и наличие переменного контакта в момент касания приводит ктому, что частота пропадания импульсной последовательности на выходемультиплексора 3, а следовательно, ои частота...

Номер патента: 953636

Опубликовано: 23.08.1982

Авторы: Байдич, Корнейчук, Тарасенко, Торошанко

МПК: G06F 7/38

Метки: нормализации, чисел

...системы счисления. Таким образом, условием нормализации вправо будет единичное состояние триггера 22 (выход 27 блока 4), условие нормализации влево будет выработано на выходе элемента И 25 (выход 28 блока 4) при нулевых значениях целой части и старшего разряда (последние К разрядов 1 дробной части обрабатываемого числа. Выработка указанных условий осуществляется следующим образом.Исходное состояние триггера 21 единичное, триггера 20 - нулевое. Информация, поступающая в каждом цикле (в том числе в циклах записи 53636 6 и хранения) на вход регистра 1,подается на б-вход триггера 20,на Р-вход триггера 21 в последних М тактах каждого цикла по сигналу Т (1, п-.1) через элемент 13 запрета подается информация старшего разрядарегистра 2. Триггеры...

Номер патента: 953637

Опубликовано: 23.08.1982

Авторы: Мингалеев, Пластун, Солдатов

МПК: G06F 7/49

Метки: сумматор, троичный

...третий разряд суммы, а положительный сигнал переноса с элемен"та 1 О передается на вход 1 элемента4 и на вход 2 элемента 8,Импульсом первой фазы пятого тактаположительный сигнал с элемента 4передается на вход 1 элемента 7.и навход 4 элемента 8, импульсом второйфазы положительный сигнал с элемента7 передается на вход 1 элемента 9,импульсом третьей Фазы положитель 5 953637 бНа фиг. 1 показана схема соединения элементов сумматора; на фиг. 2система тактового питания схемы сумматора (трехфазная), при этом каждыйследующий разряд слагаемого поступает на вход сумматора через три фазы(один такт) передачи информации поэлементам схемы.Тактовым импульсом первой Фазысчитывается с элементов 4-6, второй 1 Офазы - с элементов 1, 2, 7 и 8,...

Номер патента: 953638

Опубликовано: 23.08.1982

Автор: Юрцевич

МПК: G06F 7/58

Метки: генератор, последовательностей, псевдослучайных«

...формирования псевдослучайных последовательностей.Фазофращате пь 2 осуществляет изменение фазы (задержку фазы) по сигналу с дешифратора 5. Выходное значение напряжения фаэовращателя подчйняется вы-. ражению где 1 - значение выхода дешифратора;0(Ц - выходное напряжение генератора тактовой частоты.Первый генератор 3 М-последовательности выполняет операцию генерирования псевдослучайной поспедовательности с ос. нованием:которая удовлетворяет некоторому полному значению задержки Коллектор 4 выполняет операцию следующего вида: й(щ) = Е ХГ,для,дискретных величин Х и 1 и 81 в) = х( )У(1+ ь) д 1 О953638 8относительно другой, поступают на сумматор 8, выпопняюший арифметическоесуммирование.Результат суммы сдвинутых псевдослучайных...

Номер патента: 953639

Опубликовано: 23.08.1982

Авторы: Нестеренко, Плясов, Супрун

МПК: G06F 11/18, G06F 11/20

Метки: интерфейс, мажоритарно-резервированный, памяти

...на фиг. 5 - структурная схема дешифратора-шифратора;на фиг, 6 - структурная схема регистра неисправноСти памяти,Предлагаемый мажоритарно-резервированный интерфейс памяти (фиг. 1 а"1 Ь) содержит три канала 1. Каждыйканал 1 содержит коммутатор 2 памяти, индикатор 3 брака, блок 4 реконфигурации, блок 5 признака канала,дешифратор-шифратор 6, блок 7 сравнения, блок элементов ИЛИ 8, мажоритарный блок 9 выходной информациипамяти, мажоритарный блок 10 входнойинформации памяти, мажоритарный блок1 О 7 95311 адреса и мажоритарный блок 12 управления, выход которого соединен с управляющим выходом каналаБлок элементов ИЛИ 8 представляет собой Элемент ИЛИ, число входов ,5 которого равно разрядности информации, Названия "мажоритарный блок" и...

Номер патента: 953640

Опубликовано: 23.08.1982

Авторы: Галамай, Дудыкевич, Стрилецкий

МПК: G06F 17/10

Метки: функциональный, частотно-импульсный

...с выходом элемента НГ и первым входом третьего :элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, и третьим выходом группы выходов блока управления, третий вход которого соединен с вторым выходом группы выходов блока управления и первым входом четвертого элемента И, второй вход которого соединен с четвертым выходом блока памяти и входом элемента НЕ, выходы первого и второго элементов .И соединены с входами первого элемента ИЛИ, выходы третьего и четвертого элементов И соединены с входами второго элемента ИЛИ, выход которого соединен с четвертым выходом группы выходов блока управления, первый вход которого соединен с входом дешифратора; выход которого соединен с входом блока памяти.На фиг. 1 показана...

Номер патента: 820467

Опубликовано: 23.08.1982

Авторы: Рыбаченко, Усов

МПК: G06F 3/06

Метки: ввода, информации, эвм

...кода, а первый и второй выходы соединены соответственно с третьим входом блока 2 сопряжения и с третьим входом блока 7 коммутации 7.Выход устройства соединен со входом ЭВМ.Устройство работает следующим образом,Телеметрическая информация с блока 1 внешней памяти поступает в блок 4 буферной памяти через входные цепи блока 2 сопряжения, которые выполняют роль по согласованию уровней сигналов блока 1 внешней памяти и блока 2 сопряжения, В блоке буферной памяти информация хранится на период Т следования синхроимпульсов, поступающих с блока управления, после чего поступает вновь в блок сопряжения для согласования с уровнями напряжения канала карточного ввода ЭВМ.Для выполнения функций блоком буферной памяти и блоком коммутации в блоке...

Номер патента: 954948

Опубликовано: 30.08.1982

Авторы: Авхач, Краснов, Саушев, Юдин

МПК: G06F 11/07

Метки: границы, области, объектов, работоспособности, технических

...25 сдвига возбуждена перйка.але определяется первая точка,ежащая области работоспособточка Р,. При этом выходныереверсивных счетчиков 1, 2 4ика 3 подаются на соответствуоды логического блока 4, блокаи и блока 6 регистрации. Высигнал реверсивного счетчикатся на вход блока 21 уставок. 0 0В блсодержице, а сгер 23В регисвая яче Вн принадности С сигналы и счетч ющие вх 7 памят ходной 2 подае Логический бловычисления Функци 4 предназначен дляработоспособности(а Р 1,а, р 1).При этом значения Ь х д х соответствуют записи единицы в соответствующие счетчики, а запись единицы3в счетчики 1,.2 с числом состоянийй и й 2 эквивалентна записи а иФа единицам в счетчики с числом состояний й 4, й.В блок 21 уставок вводят число,равное х . Исходное...

Номер патента: 955007

Опубликовано: 30.08.1982

Авторы: Новиков, Рафалькес, Рубитель, Шипяцкий

МПК: G06F 3/00

Метки: ввода, информации

...параметров датчика, напряжения питанияи параметров самого АЦП. Выходы АЦПсвязаны с регистрами З.и 4, Регистры 3 и 4 осуществляют прием и хранение двоичных кодов, пропорциональных соответственно синусу и косинусуугла с(о з 1 пс, в соЫ) . Выходы регистров 3 и 4 подключены к первымвходам двоичных умножителей б и 7частоты, 955007которые поступают на входы сумматора 26, реализующего выражениеИ (итп 1 пс +(п,тт,ов )1Число разрядов сумматора 26 выбранотаким образом, что в момент его переполнения величина Й становится рав.ной единице, т,е,1=(п тп БисЦф(п гп сои ц):1,После преобразований получим(,Т) (5 п Д 4. софХ )Применив известное тригонометрическое Выражениеполучим(и гп)=1откудап - . (6)1тТаким образом, при поступлении на входы двоичных...