Цифровой функциональный преобразователь

ОО 103 СОВЕТСКИСОЦИАЛИСТИЧЕСИЩСПУБЛИН С 06 31 РЕТЕНИЯ ПИСАНИЕ АВТОРСКОМУ СВ ТЕЛЬСТ тво ССС1979,о СССР ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И 07 НРЦТ(56) 1. Авторское свидетельс РН 674032, кл, С 06 Г 15/312. Авторское свидетельствпо заявке М 2911475/18-24,кл. С 06 Р 15/31, 1980 (прототип).(54)(57) циФРОВОМ ФУНКЦИОндльнцдПРЕОБРАЗОВАТЕЛЬ, содержащий два входны,регистра, три блока памяти, семь промежуточных регистров, два сумматора,блок синхронизации и выходной регистр,причем выход блока синхронизации соединен с управляющими входами всехрегистров, выход первого входного ре"гистра соединен с информационным входом первого промежуточного регистра ичерез первый блок памяти с информационным входом второго промежуточногорегистра, выход второго блока памятисоединен с информационным входом третьего промежуточного регистра, выходкоторого соединен с первым входомпервого сумматора, выход которого соединен. с информационным входом выходного регистра, о т л и ч а ю щ и й с я:тем, что, с целью повышения быстродей" ствия, в него введены коммутатор,триггер и два блока памяти, причем выход второго входного регистра черезтретий блок памяти соединен с информационным входом четвертого промежуточного регистра, выход которого соединен с первым входом второго сумматора, второй вход и выход которого соединены соответственно с выходом второго промежуточного регистра и информа.ционным входом пятого промежуточногорегистра, выход которого через четвертый блок памяти соединен с информационным входом щестого промежуточногорегистра, прямой и инверсный выходыкоторого соединены соответственно спервым и вторым информационными входами коммутатора, выход которого соединен с вторым входом первого сумма"тора, выход первого промежуточногорегистра соединен с информационнымвходом седьмого промежуточного регист -ра, выход которого соединен с вхо" файфдами второго и пятого блоков памяти, 4,выход пятого блока памяти соединен Яс информационным входом триггера, асинхровход и выход которого соеди"иены соответственно с выходом блока рсинхронизации и управляющим входомкоммутатора1027Изобретение относится М вычислительной технике и может быть использовано в качестве специализи"рованного процессора вычислительной системы высокой производительности для вычисления функций одного переменного.Известно устройство для вычисленияэлементарных функций, содержащее семьсумматоров, три регистра числа, ре- Огистр аргумента, регистр остатка,два блока округления, тринадцать элементов.И, два блока умножения, семьэлементов ИЛИ, восемь блоков сравнения и четыре счетчика Работа устройства выполняется в виде последовательности итераций, причем в каждойитерации выполняется несколько умножений 1,Недостатком устройства являетсянизкое быстродействие.Наиболее близким к предлагаемомутехническим решением является конвейерное устройство для вычисленияэлементарных функций, содержащее пятнадцать регистров, три блока постоянной памяти ПЗУ , два блока умножения,два сумматора и блок управления, Данное устройство работает по конвейерному принципу. Его быстродействие при 30обработке массивов чисел определяется временем умножения двух чисел наблоке умножения 2 .Однако в задачах цифровой .обработки данных сейсморазведки, радионави гации, результатов физических экспериментов и т.д., где требуется многократное вычисление функций одногопеременного, в частности элементарных функций, возникает необходимость 40дальнейшего повышения производительности обработки. Это связано,как свозрастанием объемов обрабатываемыхданных, так и с появлением новых алгоритмов обработки, реализация которых на медленных цифровых устройствах невозможна, Таким образом, быстродействие известного устройства ужене является удовлетворительным.Цель изобретения - повышение быстродействия,50Поставленная цель достигается тем,что в цифровой функциональный преобразователь, содержащий два входных ре"гистра, три блока памяти, семь проме"жуточных регистров, два сумматора,блок синхронизации и выходной регистр,причем выход блока синхронизации соединен с управляющими входами всех регистров, выход первого входного ре"гистра соединен с информационным входом первого промежуточного регистраи через первый блок памяти с информационным входом второго промежуточного регистра, выход второго блокапамяти соединен с информационным входом третьего промежуточного регистра,.выход которого соединен с первым входом первого сумматора, выход которогосоединен с информационным входом выходного регистра, дополнительно введены коммутатор, триггер и два блокапамяти, причем выход второго входногорегистра через третий блок памяти соединен с информационным входом четведтого промежуточного регистра, выход которого соединен с первым входомвторого сумматора, второй вход и выход которого соединены соответственнос выходом второго промежуточного регистра й информационным входом пятого промежуточного регистра, выход которого через четвертый блокпамяти соединен с информационнымвходом шестого промежуточного регистра, прямой и инверсный выходы которого соединены соответственно с первыми вторым информационными входами коммутатора, выход которого соединенс вторым входом первого сумматора,выход первого промежуточного регист."ра соединен с информационным входомседьмого промежуточного регистра, выход которого соединен с входами вто"рого и пятого блоков памяти, выходпятого блока памяти соединен с информационным входом триггера, синхровходи выход которого соединены соответственно с выходом блока синхронизации иуправляющим входом коммутатора.На чертеже представлена блок-схемапреобразователя,Преобразователь содержит регистры 1-10, блоки 11-15 памяти, сумматоры 16 и 17, триггер 18, коммутатор 19блок 20 синхронизации,Преобразователь производит вычисление произвольной функции Г(х 1 0х (1, по формуле Тейлора с использованием двух членов ряда:рх 3=к +ахРх,где хо= О,Х 1 ,ХкО "0 - число, образованное старшими разрядами аргументе;Ьх = 0,00 х+,. х, - число, образованное младшими разрядами аргумента.27732 4 3 10Погрешность этой Формулы можно сде"лать выходящей за пределы разряднойсетки путем соответствующего выборапараметра К.Приращение Ьх Е (х )вычисляется поФормулеЬх Г (хО -51 п(Г (хо)где Функция с1, если хО,В 1(п = О, если хО,1, если хО .Для выполнения преобразований,х оЕ(х ) р хо(хо)р дх 1 о(дх2 2, где 2 = 10(цех + 10 р/Г(хоЦхо вкп /Г(хо)/исяользуются блоки 11-15 памятй. Случай Г(Хо)= 0и дх = О учитывается тем, что в качестве соответствующих им значений1 ос 2 /г(х, )/и 1 оо дх в таблицах берутся столь большие по абсолютнойвеличине отрицательные числа, что полученный результат выходит за пределы разрядной сетки.Устройство работает следующим образом.В первом такте в регистр 1 записывается цисло хо, а в регистр 2 число дх. По данным числам из блоков 11 и 12 памяти считываются соответственно знацения 1 о/ Г( хо)/и 1 оодх.Во втором такте эти значения записываются соответственно в регистры 4 и 5, а в регистр 3 переписывается содержимое регистра 1На сумматоре 16 осуществляется сложение содержимого регистров 4 и 5.В третьем такте число из сумматора 16 записывается в регистр 7, а врегистр 6 переписывается содержимоерегистра 3. По содержимому данногорегистра из блоков 13 и 14 памятисчитываются соответственно значенияГ(хо) и Мп /Г(хо,.Ио содержимомурегистра 7 из блока 15 памяти считц"вается значение 22, т.е. на его выходе получается число, равное произведению,Ьх /Г (Х )/.В четвертом такте считанные иэблоков 13-15 памяти значения записываются соответственно в регистр 8,триггер 18 и регистр 9. На сумматоре 17 производится сложение содержимого регистров 8 и 9, т,е, Формиру"ется значение Г(х ). Причем, содержимое регистра 9, поступает на второй вход сумматора 17 в прямом или обратном коде, в зависимости от знаками(х),хранимого в триггере 18, что позволяет производить операцию вычитания.В пятом такте полученное значениезаписывается в регистр 10, а иэ негопоступает на выход устройства.Разделение устройства регистрамипозволяет его ступеням работать неза 1 О висимо. Поэтому, как только результатобработки одного элемента массиваиз одной. ступени передается в следующую, в данную ступень уже поступаютрезультаты обработки второго элемента массива. Управление работой даннымустройством сводится к выработке тактовых импульсов, подвигающих промежуточные результаты от регистров однойступени в регистры следующей ступени.Тактовые импульсы вырабатывает блок 20синхронизации, который содержит генера"тор тактовых импульсов и схем пуска иостанова, пропускающие или запрещающиепрохождение тактовых импульсов на регистры устроиства,Устройство работает по конвейерномупринципу, поэтому его быстродействиеопределяется длительностью такта, равной задержке в наиболее медленной ступени, т.е,см Хм см где; время суммирования на сумматоре;задержка инФормации коммута тором,быстродействие же прототипа равно.Как известно, операция умноже"нйя значительно медленнее операциисложения, в частности при исполь О эовании наиболее быстродействующего многослойного перемножителя и сумматора с ускоренным переносом .:= М . Таким образом, предлагаемоеустройство значительно превышает по 45 производительности прототип.Общий объем блоков памяти уст"ройства различен для разных Функ"ций, в частности при разрядности обрабатываемых чисел Ь = 16 для Функции уп , й = 15 кбит, для Функции)Гх, Я = 22 кбитНа приведенной структуре можнореализовать любые Функции одногопеременного, если эти Функции принадлежат к классу дважды непрерцва но диФФеренцируемых, При этом в ПЗУнеобходимо иметь коэФФициенты длявсех Функций, или заменять блоки ПЗУесли реализуются отдельные Функции.авитель А. Зоринед Л, ПекарьаЪГаеетеейеееееаетеж 70 б А. Тяско КорректоПодписномитета СССРоткрытийая наб, д. 4аеееееАеютеод, ул, ПроекВЕЮЕ 2 ная, Сост и Техр Тира ИПИ Государственного ко оо делам изобретений и Москва Х-Д Рачшск ППП "Патент", г. Ужго