G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1001109

Опубликовано: 28.02.1983

Авторы: Карпов, Лебедев, Попов, Сергеев

МПК: G06F 17/17

Метки: функциональный, частотно-импульсный

...делителя частоты,40первый из которых подключен счетнымвходом к входу аргумента, выходом - квходу делителя частоты, а управляющими входами - к второй группе выходовблока управления и к управляющим входам второго управляемого делителя. частоты, выход которого является выходомчастотно-импульсного функциональногопреобразователя, а счетный вход соединен с выходом элемента ИЛИ,Блок управления содержит дешифратор и счетчик, счетный вход которого является входом блока управления, а выходы подключены к входам дешифратора, выходы которого являются первой группой выходов блока управления, а выходы счетчика являются второй группой выходов блока управления,На чертеже изображена блок-схемачастотно-импульсного...

Номер патента: 1001110

Опубликовано: 28.02.1983

Авторы: Прянишников, Прянишникова, Эпштейн, Якименко

МПК: G06F 17/18

Метки: адаптивный, амплитуд, анализатор, плотности, распределения

...гцеосуществляется вьщеление наибольшегои наименьшего значений, из которых ввычигателе 16 формируегся значение размаха, Наибольшее (наименьшее) значение35опрецеляется путем текущего сравненияв схеме 18 сравнения значений вхоцныхотсчетов с значением, хранящимся в регистре 17, Причем схема 18 сравнения40огкрывает элемент И 19 тогца, когцазначение вхоцного огсчега больше (меньше), чем значение, хранящееся в регистре 17, при эгом в него осушествляегсязапись нового значения экстремума,Полученные значения РХ и Р поступаюг45пна вхоцы целителя 7 копов, Резульгагцеления д. =Р /Р поцаегся на вхоц блот ю хка 9 сравнения в котором он сравнивается с величиной Д, хранящейся в регисгре 8 числа, Значения д и д являют.ся соответсгвенно зацанным и...

Номер патента: 1001111

Опубликовано: 28.02.1983

Авторы: Воробьев, Дружинин, Кокорин, Крылов

МПК: G06F 17/18

Метки: анализатор, выбросов, длительностей, процессов, случайных

...состоянием счетчика 7 интервалов, Импульсы с выхода элемента И 2 поступают на управляющий вход регистра 5сдвига и сдвигают единицу вправо.Если длительность выброса 7 ( д3В(где д 1 - период импульсов генератора 6 импульсов; 2 - количество разрядов регистра 5 сдвига), то импульс,соответствующий концу выброса, с второго выхода Формирователя 3 импульсов, пройдя через открытый сигналомс 1-го (1 = 1,2.2) выхода регист5 100111 ра 5 сдвига 1-ый элемент И группы элементов И 10, поступает на счетный вход соответствующего счетчика группы счетчиков 11. Затем через интервал ь на выходе второго элемента 8 задержки появляется сигнал, производящий запись информации с выходов группы счетчиков 11 в ячейки с нулевым адресом соответствующих...

Номер патента: 1001112

Опубликовано: 28.02.1983

Авторы: Воробьев, Кислицын, Подобрянский, Сумин

МПК: G06F 17/00

Метки: информации, комплектовании, партии

...деталей А имеет определенное количество деталей 01, аналогично каждая группа деталей В имеет определенное количество деталей Ь . Ограничения, накладывае мые на комплектацию, представлены выделенными ступенчатыми линиями и, верхняя граница, и - нижняя. В йри 1 г 11 иведенном случае ограничения линейныЕ, так как 11, -11,-п=со 1151, в общем случае и -и=Маг . КомплектацияВаХ гпмнпначинается с=1, где а; =10, которая может соединяться с деталями вида В по группам 1 =1 и 1 =2, в ка торых соответственно при Ь=2 и при зз=4 видно, что детали соберутся толь ко при Ь =10, где будет остаток, который используется при комплектации деталей о 1= 9. Таким образом, просматривается каждый столбец ав пределах 40 ограничений ьц и 11, , В рез 1 чьтате получаем...

Номер патента: 1003059

Опубликовано: 07.03.1983

Авторы: Липень, Прокофьев, Торопкин

МПК: G06F 3/00

Метки: ввода, информации, многоканальное

...на операционном усилителес полевым транзистором на входе имощным выходом.Для уменьшения влияния наводокот внешних полей и уменьшения паразитных емкостей сигнальных цепейотносительно земли. аналого-цифровойпреобразователь б, аналоговые ключи1 группы, усилители 2 группы, всеотдельные аналоговые ключи 3,5,8 и10, ограничительные элементы 4 и 9,источник 7 стабилизированных токов,буферный повторитель 11, разделительные элементы 19 и коммутатор20 помещаются в изолированный защит- З 5ный экран, подключенный к цепи,объединяющей второй вход аналогоцифрового преобразователя б с третьими входами усилителей 2 группы,выход третьего аналогового ключа 5, 40вход источника 7 стабилизированныхтоков, выход буферного повторителя11 и вторые...

Номер патента: 1003060

Опубликовано: 07.03.1983

Авторы: Зыбайло, Книга, Косян, Руденко

МПК: G06F 3/02

Метки: клавиатура

...и переключатель 7, маховик 8, толкательи исполнительный элемент.Клавиши 4 образуют матрицу на панели 1, они разграничены ребраьк 2и установлены по строкам матрицы навалах 3 с возможностью вращения ввместе с валом 3 и с возможностьюрадиального перемещения по отнсхае1003060 Формула изобретения 10 Составитель В. Булганинлич Техред Т.Маточка Корректор Ю. Макаренко едактор Н. Заказ 1553/ 1 Тираж 704ВНИИПИ Государственного комипо делам изобретений и отк 13035, Москва, Ж, Раушская Подписно ета СССР ЫТИЙ наб., д 4/ лиал ППП "Патент", г, Ужгород, ул, Проектная,нию к нему. По столбцам матрицы клавиши 4 отделены друг от друга шайбами 5, Поворотные валы 3 через первый механизм б передачи вращениясвязаны с маховиком 8, маховик жестко связан со...

Номер патента: 1003061

Опубликовано: 07.03.1983

Автор: Малиновский

МПК: G06F 3/03

Метки: ввода, вывода, информации, конфигурации, объекта, пространственной, эвм

...к источнику питающего напряжения через последовательно соединенные нормальнозамкнутые кнопки 40 и 41 управления, первая иэ которых связана с рукояткой 13 (фиг. 1), а вторая, общая для всех тормозных узлов - с педалью 42 (фиг, 3).Общая схема включения устройства в аппаратурный комплекс, предназначенный для работы оператора на ЭВМ в ди алоговом режиме, например, при выполнении работ по автоматизированному конструированию, приведена на Фиг,З. Здесь оператор находится непосредственно перед устройством , причем его правая рука находится на рукоятке 13, Для наблюдения за картиной сформированного пространственного объекта перед оператором установлен графический дисплей 43, а для получения твердой копии изображения - графопостроитель 44. ЭВМ...

Номер патента: 1003069

Опубликовано: 07.03.1983

Авторы: Глушко, Иванов, Штейнберг

МПК: G06F 7/00

Метки: дискриминатор, цифровой

...и второй элементы сравнения б и 7, блок управления 8, блок выдачи 9, переключатель уровней 10, управляющий вход 11, который является одновременно первым входом блока управления, выходы 12 и 13, группа входов блока управления 14, вход блока управления 15, первый - четвертый выходы 16 - 19 блока управления, формирователь переднего фронта 20, формирователи заднего фронта 21 и 22, триггер 23, элементы И 24 и 25, элемент ИЛИ 26, элемент ИЛИ-НЕ 27.Цифровой дискриминатор работает следующим образом.В исходном состоянии в счетчик 2 и блоки памяти 4 и 5 записаны нули. Перед началом цикла обработки на управляющий вход 11 подается сигнал высокого уровня, в соответствии с которым на выходе 19 блока управления 8 формируется сигнал разрешения...

Номер патента: 1003070

Опубликовано: 07.03.1983

Авторы: Козлов, Поляков

МПК: G06F 7/02

Метки: выделения, чисел, экстремальных

...информационных выходов 17, щ входов 18 тактовых сигналов, и адресных выходов 19, вход 20 опроса.Считают, что узлы сравнения 1 и входящие в их состав схемы сравнения 11 имеют текущий индекс 1 и пронуме-,5 10 15 40 45 50 55 60 65 рованы сверху вниз от 1 до и, разряды чисел имеют текущий индекс 1 и пронумерованы слева направо от 1 до в (первый - старший, в-й - млад-. ший).Устройство работает следующим образом.В исходном состоянии все регистры 2 содержат нулевую информацию . первый 12 и второй 13 триггеры схемы сравнения 11 - в нулевом состоянииЕдиничные уровни с инверсных выходов триггеров 12.и 13 поступают на входы третьего 16 элемента И схемы сравнения, а единичный уровень с.выхода элемента И 16 подается на третьи входы элементов И 14 и...

Номер патента: 1003071

Опубликовано: 07.03.1983

Авторы: Гасанов, Дуда, Новиков

МПК: G06F 7/04

Метки: сравнения, чисел

...задержки 28 переписывает10 число, находящееся в регистре сдвига 2, в счетчик 1. При этом ре 4 гистр сдвига 2 сигналом сброса через элемент задержки 29 и элементыИ 19, ИЛИ 24 устанавливается в исход.ное состояние.В случае, если второе число. больше первого чйсла, записанного в счетчике 1, то на выходе 39 схемы сравнения 5 будет нулевой сигнал, Сигнал сброса, поступающий после второго числа на входную шину 37, только через элемент задержки 29 й элементы И 19, ИЛИ 24 устанавливает регистр сдвига .2 в исходное состояние.15 При поступлении на вход устройства следующего сравниваемого ччслаоперация сравнения производится аналогично.В результате в счетчике 1 будет20 наименьшее иэ следующих одно за другим чисел, заданных последовательным,кодом,...

Номер патента: 1003072

Опубликовано: 07.03.1983

Автор: Рембовский

МПК: G06F 7/04

Метки: максимального, ряда, чисел, числа

...либо суммы вновь поступившего числа с числом, 55 оставшимся в счетчике 3 после вычита ния, либо вновь поступившего числа, которое в этом случае является максимальным от начала ряда. По поступлении импульса фСложение" с выхода . 60 коммутатора 10 на вход формирователя импульсов 11 последний каждый раз формирует на выходах импульсы, сумма которых от начала ряда чисел накап,ливается в счетчике 12, т.е. в счет чике 12 записан код числа, соответствующего порядковому номеру последнего поступившего числа. Если число в реверсивном счетчике 3 отлично от нуля т.е. вновь поступившего числа на самое максимальное) , на выходеэлемента ИЛИ 8 единичное напряжение, элемент И 13 не пропускает импульсы с выхода формирователя 11 на управляющий вход узла...

Номер патента: 1003073

Опубликовано: 07.03.1983

Авторы: Шпильберг, Яворовский

МПК: G06F 7/49

Метки: алгебраического, двоичной, избыточной, системе, сложения, счисления

...состоит в ал-Я гебраическом преобразовании трех слагаемых в два на одноразрядном двоичном сумматоре,1. Оставшееся четвертое слагаемое, слагаемое, полученное на выходах суммы блока 1, и слагаепоследующего разряда, выход суммы одноразрядного двоичного сумматора второго каскада данного разряда и выход переноса одноразрядного двоичного сумматора второго каскада преды. дущего разряда являются выходами дан. ного разряда устройства.На чертеже изображена функциональ. ная схема устройства.Устройство содержит блоки формирования суммы и переноса первого и второго каскадов, выполненные соответственно на одноразрядных двоичных сумматорах первого и второго каскадов 1 и 2. Входы первого, второго слагаемых и переноса блока 1 подключены соответственно...

Номер патента: 1003074

Опубликовано: 07.03.1983

Автор: Рвачев

МПК: G06F 7/49

Метки: алгебраического, знакоразрядной, параллельного, системе, сложения, счисления

...си ными одно в 2-ЗРС 1 ного резу табл, 2,а 2 бли 2 знакоразрядйогорму раббтает о т налы преобразуются неполазрядными полусумматорами в сигналы 5 окончателььтата в соответствии с При этом комбинации сигналов 6.1 и д., соответствующие заштрихованным клеткам табл, 2, возникнуть не могут.На Фиг. 2 показаны четыре блока преобразователя знакоразрядного кода к аддитивной форме, состоящегоиз и однотипных блоков и работающего в соответствии с приведенным алгоритмом. 1-й блок.преобразователя содержит два блока сравнения 11 и 12, элемент НЕ 13, два элемента И 14 и15, элемент ИЛИ 16, сумматор по мо дулю 2 17 и неполный одноразрядный п лусумматор в 2-ЗРС 18, первый и в орой выходы которого соответственно подключены к сединам цифры и знака выхода...

Номер патента: 1003075

Опубликовано: 07.03.1983

Авторы: Гузенко, Евдокимов, Лисник, Пивен, Пухов, Стасюк

МПК: G06F 7/50

Метки: обратимый, п-разрядный, сумматор

...13. Первый вход сумматора 5 по модулю два 1-го разряда обратимого п-разрядного сум-. матора соединен с выходом сумматора 1 по модулю два, второй вход - с шиной второго слагаемого 14, а входы элемента ИЛИ 10 подключены. к выходам элементов И 6-9,работу обратимого и-разрядного сумматора поясним на примере опредеч Г ления суммы 5а + ь . первой а щРи второй Ь5-а разности чисел 5 а Ь, представленных в разрядной форме:г и 2.4 1 ч и 3. ф 1 5 155 5 ) , а (.аа а,) Ь - 1 ЬЬ Ь.1.При этом в обратном и-разрядном сумматоре сумма реализуется на сумматорах 1 и 5 по модулю два, а эффект обратимости организуется с помощью применения в каждом разряде сумматоров 1-4 по модулю два, элементов 4-9, элемента ИЛИ 10 и трех элементов задержки 11-13, При подаче...

Номер патента: 1003076

Опубликовано: 07.03.1983

Автор: Дохов

МПК: G06F 7/50

Метки: двоичный, сумматор

...дноичного сумматора.Каждый разряд двоичного сумматора состоит из нормально разомкнутыхключей 1-4, нормально замкнутых ключей 5 и 6, элементов И 7 и 8, элемента НЕ 9 и развязывающего диода 10, Сумматор имеет шины 11 и 12 входных операндов шины 13 и 14 инверсий входных операндов, вход 15 переноса, выход 16 суммы и йыход 17 переноса.Двоичный сумматор работает следующим образом.Если значения раэрядон входных операндон равны 00, то это вызовет замыкание ключа 3, что вызовет появление нулевого потенциала на шине 17, а также замыкание ключа 4 и размыкание ключа б, что вызовет передачу входного сигнала переноса на выход16 суммы.Если значения разрядов операндов различны, то будут замкнуты ключи 5 и б, и на выход 16 будет передана инверсия...

Номер патента: 1003077

Опубликовано: 07.03.1983

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: разрядных, умножения, чисел

...удвоения содержимого накапливающего сумматора 3 производится путем З 5подачи соответствующего управляющегопотенциала на вход 14 запрета суммирования. Работа устройства начинается с 4 О момента прихода первого синхроимпульса на вход 12 синхронизации устройства. По этому синхроимпульсу фор-. мируется управляющий сигнал на выходе элемента И 9 а группы 8 элементов И (так как только С У 1), который 45 производит передачу соответствуниаимобразом сдвинутого множимого с выходов элементов И 5 второй строки матрицы 4 через группу 6 элементов ИЛИ 7 в накапливающий сумматор 3, 50 а также осуществляет установку восьмого разряда регистра 2 множителя в нуль с разрешения синхроимпульса поступающего на его синхровход с входа 12 синхронизации устройства,...

Номер патента: 1003078

Опубликовано: 07.03.1983

Авторы: Цесин, Шостак

МПК: G06F 7/544

Метки: вычисления, квадратного, корня

...Уилкса с запоминающим устройством (блоками памяти) микрокоманд в виде двух матриц запоминающих элементов (фиг. 5) .Блок 3 управления предназначен для реализации алгоритма работы устройства для вычисления квадратного корня, граф-схема (ГСА) которого приведена на фиг. б. ГСА содержит вершины "1"-"9". На ГСА информация ыа выходах комбинационных узлов обозначена буквой А с соответствующей позицией, присвоенной комбинационному узлу.В блоке 3 управления первый 22 и второй 23 блоки памяти представляют собой постоянные запоминающие устройства (ПЗУ), выборка из которыхосуществляется путем возбуждения соответствующей шины. Первый блок 22памяти представляет собой накопительопределенных наборов управляющихсигналов. Выборка необходимого набора...

Номер патента: 1003079

Опубликовано: 07.03.1983

Авторы: Духнич, Заковоротнов, Заярный, Орлов

МПК: G06F 7/544

Метки: вычисления, тригонометрических, функций

...(1 )задаются следующие начальные условия ,Му ф у 0" х Сф х АфМл ФФа;= В,ц= О.При у, -Ф О устройство реализуетследующие преобразования,у = у, сов агссов- + О+алх+ х,аоагссоь-, + О,1хх совГссо 5-1 + Ое 11 ху а 1 п а гссо- + О 1хУстройство работает слепукнчим образом.Текущие значения х;, у)", ;, 9; их, у хранятся в соответствуйиаихрегистрах 2, 5, 1, 3, 4 и 6, С началом очередной итерации по командеиз устройства управления коммутирующие блоки соединяют свои выходыс выходами соответствующих сдвигающих регистров так, что на выходахкоммутирующих блоков 7, 8, 11, 10и 24 при сдвиге инФормации в регистрах появляются операнды, сдвинутыена 2(1-2)-разряда, на выходах коммутирующих блоков 27, 9 - операнды,сдвинутые на (1-3)-разряда, а навыходах...

Номер патента: 1003080

Опубликовано: 07.03.1983

Автор: Мельник

МПК: G06F 7/548

Метки: вычисления, конвейерное, косинуса, синуса, функций

...6 первого 45блока 5 вычисления итерации записывается значение с выхода коммутатора2, в регистр 7-значение х, а в регистр 8 - значение с выхода сумматора 4. Одновременно в регистр 1 поступает следующий операнд массива.Над вторым операндом производятсяоперации, аналогичные выполняемым впервом такте над первым операндом,т.е. над вторым операндом выполняется первая итерация. Над первым операндом в первом блоке 5 вычисленияитерации выполняется вторая итерацияВ зависимости от знаками , записанного в регистре 8, через коммутаторы 9, 10 и 11 проходят соответствующие прямые или обратные значения регистров б и 7, а также значенияагссф 2в прямом или обратном коде. На сумматор" 12 формируется значение Ут, на сумматоре 13 - х, насумматоре 14 -,...

Номер патента: 1003081

Опубликовано: 07.03.1983

Авторы: Вайнштейн, Моргунов, Скегин

МПК: G06F 7/548

Метки: вычисления, косинуса, синуса, функций

...выходам 14, 16 и 17 (и)-разрядного сумматора по модулю два).В блоке 3 управления Формируется управляющий сигнал А, поступающий на второй вход (и)-разрядного сумматора по модулю два 6. Управляющий сигнал А формируется в соответствии с выражениемА = ВиаЧ 8 Ла, (2)где В - признак функции, поступающий на второй вход блока 3 управления, 8=1 при вычислении функции синуса;а - значение (и)-го разрядаИ кода угла.Блок 3 управления в соответствии : выражением (2) реализует двоичную функцию равнозначности и может быть реализован последовательным включением сумматора по модулю два и инвертора.Выходы (и)-х младших разрядов входного регистра 1 через (и)-разрядный сумматор по модулю два б поступают на адресные входы блоков 4, 5, 7, 8 и 9 памяти. При...

Номер патента: 1003082

Опубликовано: 07.03.1983

Авторы: Дорофеев, Кузнецов, Рабин, Соколов

МПК: G06F 7/556

Метки: вычисления, логарифма, цифровое, числа

.... Сн производится запись числа Х в регистр 1 сдвига и установка счетчика 255 в единичное положение.Если соблюдается соотношение бО где Х " значение входного числа,К - число разрядов регистра сдви;га.,то с инверсного выхода старшего разряда регистра 1 сдвига поступает сиг нал логической единицы на элемент И 3. В результате импульсы тактовой частотыпроходят на регистр 1 сдвига и вычитающий счетчик 2 и тем самым производится сдвиг информации в регистре 1 сдвига и уменьшение содержимого счетчика 2. Сдвиг осуществляется до тех пор, пока на инверсном ныходе старшего разряда регистра 1 сдвига .не появится сигнал логического нуля, которым блокируется прохождение импульсов тактовой частоты на регистр 1 сдвига и вычитающий счетчик 2. Наличие...

Номер патента: 1003083

Опубликовано: 07.03.1983

Авторы: Знаменский, Симикин

МПК: G06F 7/58

Метки: блужданий, генератор, дискретных, одномерных, случайных

...счетчика 11 и элементаИЛИ 12, третий вход последнего подключен к выходу счетчика 6 тактов, вход Сброс которого объединен со входом Сброс реверсивного счетчика 5,и счетным входом счетчика 13 циклови подключен к выходу элемента ИЛИ 12,выход счетчика 13 циклов соединен свторью управляющим входом блока ключей,Генератор имеет два режима работы,определяемые состоянием переключателя 9. В первом режиме, когда входпереключателя 9 подключен к его первому выходу, дешифраторами 7 и 8 задаются поглощающие экраны. При этомработа генератора аналогйчна работеизвестного генератора одномерных дискретных случайных блужданий,Генератор работает следующим образом.Генератор случайных последовательностей кодов генерирует три последовательности импульсов:...

Номер патента: 1003084

Опубликовано: 07.03.1983

Авторы: Кузнецов, Хлюнев

МПК: G06F 9/22

Метки: микропрограммное

...при правильнойработе дешифраторов 15 микрокомандсигнал единичного уроння должен бытьна одном из выходов каждой из группмикрокоманд. Правильность работы дешифраторов 12,. 13 и 15 контролируетсяблоками контроля дешифраторов и, еслисигнал единичного уровня присутствуетодновременно на нескольких выходах,ито с выхода соответствующего блока 17контроля дешифраторов сигнал авариичерез элемент ИЛИ 18 поступает натретий выход блока памяти. Правильностьинформации, поступающей на вторуюгруппу выходов блока памяти, контролируется по четности блоком 16 контроля адреса и н случае некорректнос"ти информации с выхода контроля адреса сигнал аварии через элемент ИЛИ 18поступает на третий выход блока памяти,Если из строя вышел первый блок 2памяти, то сигнал...

Номер патента: 1003085

Опубликовано: 07.03.1983

Автор: Юрчиков

МПК: G06F 9/22

Метки: микропрограммного

...на коммутатор 8. Одновре- менно в блоке 10 "собираются" вместе со сдвигом вправо все разряды65 маски, равные единице, и со второговыхода 14 поступают на управляющийвход коммутатора 8. На выходе 7 коммутатора 8 появляется код, совпадающий в первых 1 разрядах с "собранными" маскированными разрядами, ав остальных и-М разрядах - с и",М,старшими разрядами кода поля 5 адреса, где- количество единиц в кодемаски. На фиг. 2 иллюстрируется сборка 8-разрядного кода, Слева обозначены входы и выходы, на которыхнаблюдаются эти, показанные справа,коды. Разряды, значения которых безразличны, обозначены через Х,Пусть поле 5 адреса содержитнулевой код, а код маски на второмвходе 12 блока 10 содержит единицыв разрядах, соответствующих определенным...

Номер патента: 1003086

Опубликовано: 07.03.1983

Автор: Сергеев

МПК: G06F 9/22

Метки: микропрограммного

...передаваемых по шине 17.Если проверяемый объект.синхронный, то дополнительной Функцией микропрограммы является задание на управляющие входы проверяемого н эталонного объектов синхросигналов в соответствии с заданной временной диаграммой, если объект асинхронный, то - реализация алгоритма асинхронного обмена данными с объектами . согласно требованиям их интерфейса. Эти дополнительные Функции выполняются непосредственно устройством .управления по соответствующим командам, выбираемым нз блока 1 памяти.Выборка команд микропрограммы в каждом такте проверки объекта организуется следующим образом,Под действием синхроимпульсов, поступающих от тактового генератора 5, блок 2 выборки задает адрес команды и управляющие сигналы блоку 1. Блок 1...

Номер патента: 1003087

Опубликовано: 07.03.1983

Авторы: Бруевич, Воробьев, Куликов

МПК: G06F 13/18, G06F 9/50

Метки: динамической, многоканальное, памяти, приоритетное

...логическая единица. На этом обслуживание поступивших внешних обращений заканчивается, причем триггеры ответов 2 и 3 возвращаются в исходное 15 состояние после снятия соответствую" щих запросов со входов 35 и 36.Рассмотрим теперь работу устройства, начиная с исходного состояния описанного выше Период следования импульсов с генератора 26 определяется типом запоминающих микросхем динамической памятии когда на,его выходе появляется логический ноль, то подтвертдается логическая единица на выходах элементов И-НЕ 24 и 25, и, следовательно, на выходе элемента И 30. В то же время состояние выхода элемента НЕ 29 изменится с низкого уровня на высокий, а спустя некоторое время высокий уровень появится на выходе элемента задержки 31, который...

Номер патента: 1003088

Опубликовано: 07.03.1983

Автор: Акопов

МПК: G06F 11/10

Метки: блоков

...5, элемент ИЛИ б, триггер 7, информационные входы 8 -8 иустройства, тактовый 15вход 9, управляющий вход 10, синхронизирующий вход 11, выход 12 устройства.Устройство работает следующимобразом. 2 ОНа вход 10 поступает код операции,который получает блок управления(не показан ) для выбора режима работы, Тактовые импульсы, формируемыегенератором блока управления, поступают на вход 9, а сигнал окончанияработы поступает на вход 11 устройства.Перед началом работы триггер 7устанавливается в нулевое состояние,в счетчик 5 записывается числом щ,формируемое шифратором по коду навходе 10. Значение.в различнодлякаждого режима работы и определяетсязаранее. При этом в каждом тактеработы блока управления выполняется %сложение по модулю два...

Номер патента: 1003089

Опубликовано: 07.03.1983

Авторы: Белалов, Забуранный, Рудаков, Саламатов, Селигей

МПК: G06F 11/16

Метки: памяти, проверки, узлов

...адресу производится запись измененной, по сравнению с предыдущей, информации. Особенностью выпол нения операции записи при взведенном бите блокировки формирования контрольных разрядов является то, что в блок 6 памяти записываются контрольные разряды с выхода регистра 7 выходной информации,.а не то, которые Формируются блоком 4 формирования контрольных разрядов. Это достигаетсй путем переключения входов входного коммутатора 5. Таким образом, в результате выполнения операции записи при взведенном бите блокировки формирования контрольных разрядов в блок 6 памяти в полуцикле записи за- пишется новая информация и регенерируются прежние контрольные разря ды, выбранные из блока 6 памяти вполуцикле чтения. При последующем после записи чтении...

Номер патента: 1003090

Опубликовано: 07.03.1983

Авторы: Николаев, Храпко

МПК: G06F 11/16

Метки: узлов, цифровых

...узла при подаче на его входы стимулов.Работа устройства происходит следующим образом.По нажатию кнопки 23 "Пуск" ( фиг. 3) в блоке управления 7 триггер 24 устанавливается н единичное состояние, открывая элемент И 25 для прохождения тактовых сигналов с генератора 26 на запуск блока 2 ввода ( фиг. 4 а-г); Тактовые импульсы, поступая в блок 2 на счетчик команд, вырабатывают в параллельном коде последовательность адресон команд, расположенных в узле 27 постоянной памяти, с выходов которого командная информация следует в блоки 3, 4, 9 и 10 фиг, 3).По первому такту генератора из узла постоянной памяти выводится команда НАЧАЛО фиг. 4 а) в параллельном коде, которая дешифрируется в блоках,.4, 9 и 10 и устанавливает их в исходные...

Номер патента: 1003092

Опубликовано: 07.03.1983

Автор: Водовозов

МПК: G06F 17/17

Метки: функциональный, частотно-импульсный

...преобразователей является пониженная точность функционального преобразования неравномерных частотноимпульсных сигналов с априорно неизвестным законом распределения, Повы-.шение точности в таких случаях возможно эа счет раэравнивания входногочастотно"импульсного сигнала, что.связано с дополнительнйми аппаратурными затратами.Наиболее близким к изобретениюявляется частотно-импульсный функциональный преобразователь, содержащийгруппу вычитающих блоков, подключенных первыми входами к выходам делителя частоты, а выходами - к входамсоответствующих множнтельно-делительных блоков, соединенных выходами свходами сумматора, причем вторые входы вычитающих блоков подключены кшине ввода частотно-импульсного сигнала, а вход делителя частоты...