G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 881732

Опубликовано: 15.11.1981

Авторы: Глушко, Иванов

МПК: G06F 7/00

Метки: дискриминатор, цифровой

...исследуемой величины в виде унитарного кода подается по входу 8 на вход счетчи.ка 1, увеличивая его содержимое. Младшиеразряды кода с выходов п младших разрядовсчетчика подаются на одни выходы блокасравнения 2, а на друтие его входы подаетсякод шага уровней дискриминации с выходовпереключателя уровней 3, Переключателем 4уровня 3 можно установить любой шаг уровня дискриминации от 2 до 2, где и - 1, 2, 3Если шаг уровня дискриминации устанавливает. ся равным 2", то сигналы высокого уровня (логическая "1") подаются с выходов переклю чателя 3 с первого по.й, а по остальным выходам подаются сигналы низкого уровня (логический "О"), При этом каждое текущее значение исследуемой величины, у которой. сос. тояние младших разрядов с...

Номер патента: 881733

Опубликовано: 15.11.1981

Авторы: Брагинский, Иванов

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...б выполняетроль дифференцирующего элемента и совместнос генератором 5 и сканирующим элементом 3составляет блок 22 совпадений.Устройство работает следующим образом.На регистрах 1 и 2 формируются сравниваемые числа путем возбуждения определенныхсветодиодов. Возбужденный светодиод соответствует "1", невозбужденный "0" в двоичномкоде. Так как регистры 1 и 2 оптически связаны со сканисторным элементом 3, то происходит засветка соответствующих участковстрочных входов 10 и 11 фоточувствительногослоя 7 сканирующего элемента 3, отображаяна них числа Х и У, так как ключ 16 открыти на реэистивном слое 9 сканирующегоэлемента 3 существует напряжение смещения,происходит преобразование последовательностиосвещенных, засвеченных участков в...

Номер патента: 881734

Опубликовано: 15.11.1981

Авторы: Балагуров, Григорьев, Данков, Кузнецов

МПК: G06F 7/04

Метки: чисел, экстремальных

...первого и второго эле.ментов И, выход второго элемента И подклю.чен ко входу сложения счетчика,На чертеже представлена блоксхема устройства,Устройство содержит триггер 1, элементИ 2, элемент ИЛИ 3, счетчик 4, К схем сравнения 5,1, 5 5 х, элемент И 6, входызадания режима 7 и 8, вход тактовых сигналов 9, выходные шины 10 - 12, 13.1, 13.13, информациошые шины 14, 14,К К14, выходы 15, 15,15Устройство работает следующим образом.Поиск экстремальных чисел среди чисел,поступающих по информационным шинам 14,начинается при поступлении сигнала по второму входу задания режима 8 (минимум) илипо второму вхдду задания режима 7 (максимум). Например для поиска минимальныхчисел на вход задания режима 8 подается импульс, который устанавливает счетчик...

Номер патента: 881735

Опубликовано: 15.11.1981

Автор: Калинский

МПК: G06F 7/06

Метки: сортировки, чисел

...выход устройства.Таким образом, сигнал логической единицыопоявляется на выходе элемента И 8, являюще 40гося выходом устройства, только в том случае,если код модуля разности кодов центра строба и входной стробируемой информации меньше или равен коду размера строба, т.е, вустройстве осуществляется математическое45 стробирование.Применение изобретения позволяет уменьшить время выполнения операции, а также спомощью одного устройства обрабатывать каклинейные, так и циклические коды. 50 Поставленная цель достигается тем, что вустройство для сортировки чисел, содержащеесхему сравнения, элементы НЕ, ИЛИ - НЕ, И,,Исключающее ИЛИ, блок памяти, выходыкоторого соединены с входами первой группысхемы сравнения, выход которой подключенк первому входу...

Номер патента: 881736

Опубликовано: 15.11.1981

Авторы: Кублановский, Маховер

МПК: G06F 7/06

Метки: диапазоне, заданном, поиска, чисел

...входам дешифратора.На чертеже представлена функциональнаясхема устройства,Устройство содержит регистры 1 и 2, схемысравнения 3 - 5, дешифратор 6, элементы равнозначности 7 - 9, мажоритарный элемент 10,регистр 11.Устройство работает следующим образом.В регистры 2 и 11 записываются коды гра.ниц диапазона. Затем в регистр 1 записываетсякод числа, для которого необходимо определить,находится ли оно в заданном диапазоне. Зна.ковые разряды чисел, записанных в регистрах1, 2 и 11 поступают на мажоритарный элемент10 и первые входы элементов 7 - 9. На выходе,мажоритарного элемента 10 и вторых входахэлементов 7 - 9 появляется потенциал, соответствующий потенциалу на двух либо трех входах мажоритарного элемента. На входах двухлибо трех элементов 7 -...

Номер патента: 881737

Опубликовано: 15.11.1981

Авторы: Жабин, Козак, Козлов, Корнейчук, Покаржевский, Скочко, Тарасенко, Щербина

МПК: G06F 7/544

Метки: 1в, вычисления, функции

...дешифратора 7. , индексы аргументов Я - номерам разрядов сумматора 6Ь - вход дешифратора 7, , связанный с первым выходом- 1-го дешифратора 7,Блок синхронизации 8 содержит и разрядный сдвиговый регистр и и двухвходовыхэлементов И. Выход -го разряда регистра сое20динен с первым входом -го элемента И, выход которого является -м выходом блокасинхронизации, Кроме того, вход первого разряда регистра связан с входом логическойединицы, цепи сдвига регистра соединены стактирующим входом, а тактирующий входсвязан со вторыми входами элементов И,Устройство работает по следующему алгорит.Му:В исходном состоянии30 "о -т ф)6) 1В каждом к-м цикле (К:1,1,0+1)М " : у " ) ,. и-)1к где Ч "Е,0,1 Д- цифра к-го разрядечисла УВ исходном состоянии в соответствии...

Номер патента: 881738

Опубликовано: 15.11.1981

Автор: Шариков

МПК: G06F 7/544

Метки: комбинированный, функциональный

...величин приращенийвыходного сигнала, соответствующее50зависимости 1 п),Из полученного выражения следует, чтоустройство комбинированного преобразователяупрощается, если множества ММ и тпмалы. Это характерно для круга задач, преоб 55 разов ательные характеристики которых имеютмонотонный характер, с участками, предусматривающими одинаковые функциональныепреобразования.Для обеспечения работы комбинированногопреобразователя его дополнительный преобра.зователь должен работать по программе, опре.деляемой первой частью преобразовательнойхарактеристики, выполняя грубое преобразование входного сигнала по зависимостиМ:Я й), Одновременно на основной преобразователь он должен выдавать со второговыхода блока памяти коды подпрограмм, определяемые...

Номер патента: 881739

Опубликовано: 15.11.1981

Автор: Рохман

МПК: G06F 7/552

Метки: квадратор

...делитель 5 частоты, регистр 6 и схему 7 сравнения, Выход генератора 1 соединен с входом управляемого делителя 5 частоты, управляющие входы которого соединены с выходами регистра 6 таким образом, что младший разряд регистра 6 управляет старшим разрядом делителя 5 частоты, выход последнего разряда делителя 5 частоты соединен с входом двоичного счетчика 2, а суммарный выход - с одним из входов элемента И 4, второй вход которого соединен с выходом триггера 3, 8-вход которого соединен с выходом схемы 7 сравнения, входы которой соединены поразрядно с разрядными выходами регистра 6 и счетчика 2, выход последнего разряда которого соединен с В-входом триггера 3.Принцип действия устройства следующий,Емкости управляемого делителя 5...

Номер патента: 881740

Опубликовано: 15.11.1981

Авторы: Каминский, Курт-Умеров

МПК: G06F 7/552

Метки: вычисления, квадрата, кода, число-импульсного

...чертеже представлена функциональнаясхема устройства.Устройство содержит накапливающийсумматор 1, триггеры 2 и 3, элементы И 4 и 5,генератор 6 импульсов (АЦП), двоичный счет.чик 7,Устройство работает следующим образом.В исходном состоянии прямые выходытриггеров 2 и 3 и счетчика 7 находятся всостоянии "0", элемент И 4 закрыт, а элемент И 5 открыт сигналом "1" на нулевомвыходе триггера 3.Первый импульс последовательности, соответствующей ординате преобразуемой величи.ны, переключает в состояние "1" триггеры2 и 3. За счет инверсии на выходе элемента И 5 триггер 3 переключается не фронтомпервого импульса, а его срезом, Поэтому элемент И 4 пропускает импульсы входной последовательности лишь посла окончания первого импульса. Переход триггера...

Номер патента: 881741

Опубликовано: 15.11.1981

Авторы: Хохлов, Циделко

МПК: G06F 7/556

Метки: логарифмический, цифровой

...2, Время преобразования определяется этими двумя составляю 50 Поставленная цель достигается тем, что вустройство, содержащее и -разрядные сумматор и регистр ( и .разрядность аргумента),входы которого являются входами преобразователя, выходы регистра подключены к разрядным входам сумматора, выходы которогоявляются выходом преобразователя, дополни.тельно введено запоминающее. устройство, кадресным входам которого подключены (и - 2)выхода старших разрядов регистра, а (и - 3)информационных выхода запоминающего уст.ройства подключены к ( и - 3) входаммладших разрядов сумматора.На чертеже приведена блок-схема преобразователя,15Цифровой логарифмический преобразовательсодержит регистр 1, сумматор 2, запоминающееустройство 3.Работа...

Номер патента: 881743

Опубликовано: 15.11.1981

Авторы: Леусенко, Ярмолик

МПК: G06F 7/58

Метки: генератор, процессов, случайных, широкополосных

...через элемент И 27 и, проходя через элемент задержки 31, поступает на счетный вход 25 триггера и на установочные входы счетчика в состояние кода. На выходах шести элементов задержки появляются сигналы, поступающие на вход блоков 4 - 9. На фиг. 2 цифры 4-9, 16, 19, 20 обозначают номер блока, с которым связан соответствующий узел блока 10 управления.Функционирование устройства происходит следующим образом.Для получения случайного процесса с за 35 данным видом спектральной плотности мощ. ности определяется весовая функция (дискрет ная) йерекурсивного цифрового фильтра.Дискретйые отсчеты весовой функции (1 Т) где ( 7,0, записываются в блок 7 опера. тивной памяти, причем значение (1(ОТ) записывается уменьшенным в два раза, так как при 1=0...

Номер патента: 881744

Опубликовано: 15.11.1981

Авторы: Гарипов, Добрица, Крюков

МПК: G06F 7/68

Метки: вычислительное, частотно-импульсное

...на код ЙВ результате частоты 5 с выхода делителя 5, которая через переключатель 8 поступает на выход устройства, равна ключенного первым входом к второму кодовому входу 15 устройства, а вторым входом - к выходу счетчика 2, соединенного счетным входом с третьим частотным входом 16 устройства.Первый кодоуправляемый делитель 3 содер. жит счетчики 17 и 18, узел 19 сравнения ко. дов и элемент И 20, первый вход которого является входом обнуления делителя 3, второй вход подключен к выходу узла 19, а выход - к входу обнуления первого счетчи. ка 17; Счетный вход счетчика 17 является сигнальным входом делителя 3, выход переключения счетчика 17 - частотным выходом делителя 3, а кодовый выход счетчика 17 является кодовым выходом делпеля 3 и...

Номер патента: 881745

Опубликовано: 15.11.1981

Авторы: Василенко, Григорьев

МПК: G06F 7/72

Метки: арифметическое, классов, остаточных, системе

...ИЛИ, узел задержки, вход которого соединен с выходом первого элемента ИЛИ, первый вход которого является первым входом блока и соединен с первыми входами первого и четвертого элементов И, первый вход второго элемента ИЛИ соединен с первым входом второго элемента И и является вторым входом блока, второй вход второго элемента ИЛИ соединен с первым входом третьего элемента И и третьим входом первого элемента ИЛИ и является третьим входом блока, вторые входы первого, второго и третьего элементов И объединены и подключены к первому выходу узла задержки, выходы первого, второ. го элементов И и третьего элемента ИЛИ являются соответственно пятым, шестым и седьмым выходами блока, выход третьего элемента И соединен с первым входом третьего...

Номер патента: 881747

Опубликовано: 15.11.1981

Автор: Ходаков

МПК: G06F 9/22

Метки: микропрограммное

...считанная из блока 2 по адресу, указанному всчетчике 3, поступает на дешифраторы 4 и управляющие входы коммутаторов б.В соответствии с кодом, записаннымв каждой группе разрядов микрокоманды, на выходах этих дешифраторов вырабатываются микрооперации, которыеподаются к устройствам специализированной цифровой вычислительной машины (СЦВМ) (на чертеже не показана) для выполнения соответствующих действий. Одновременно с сигналом считывания информации из блока 2 генератор 1 вырабатывает сигнал запуска блока 5, который в тактовом интервале на своем выходе формирует различные стандартные временные диаграммы напряжений свременным дискретом, меньшим тактового интервала. В соответствии с кодом, записанным в каждой группе разрядов...

Номер патента: 881748

Опубликовано: 15.11.1981

Авторы: Дворецкий, Назьмов

МПК: G06F 9/22

Метки: микропрограммное

...выполнения которой не требует ветвлений по условиям, сформированным до входа в микропрограмму, В этом случае дешифратор 28 не срабатывает и на его выходе отсутствуют сигналы опроса условий ветвления.Вход в микропрограмму осуществляется путем выборки микрокоманды, 5 имеющей в выходе 2 код, по которому блок 6 управления возбуждает выход 22 начала операции, открывается элемент И 23 и через элемент НЕ 24 блокируются входы элемента И 25, а на 20 выходе элемента ИЛИ 14 появляется сигнал, разрешающий передачу содержимого регистра 27 через элемент И 15, элемент ИЛИ 20 и элемент И 16, элемент ИЛИ 32 в средние и младшие д разряды регистра 21 адреса соответственно. Элемент НЕ 17 в этом случае блокирует входы элементов И 18 и 19, соответственно...

Номер патента: 881749

Опубликовано: 15.11.1981

Авторы: Барбаш, Тимонькин, Ткачев, Ткаченко, Харченко

МПК: G06F 9/22

Метки: микропрограммное

...подается через открытый элемент И 19 и элемент ИЛИ 21 на блок контроля 23, который осуществляет проверку правильности этой микрокоманды. В случае нормы блок контроля 23 продолжает подавать сигнал разрешения работы, а в случае не нормы этот сигнал снимается, в результате чего элемент И 5 запирается и прекращает подачу тактовых импульсов на устройство, предотвращая использование искаженной микрокоманды.Если в первой микрокоманде отсутствует метка ветвления, то адрес оче. Редной нечетной микрокоманды, следующей за первой, т,е. адрес третьей микрокоманды поступает с поля 9 логических условий блока памяти 7 через коммутатор 25 на его выход и через элемент ИЛИ 2 записывается н регистр адреса 4. Одновременно адрес очередной четной...

Номер патента: 881750

Опубликовано: 15.11.1981

Авторы: Дяковский, Слащев, Фролов

МПК: G06F 9/22

Метки: микропрограммное

...операции и анализа признаков. Разряд совмещения вданной микрокоманде равен, единице.Вмикрокомандах второго типа элементарная операция может выполнятьсятолько при отсутствии анализируемогопризнака. Разряд совмещения равеннулю. В блоке памяти 4 для микрокоманды любого типа отводится однаячейка.Генератор тактовых импульсов 1вырабатывает сигналы считывания изблока памяти 4. Информация, считанная из блока памяти 4 по адресу,установленному в регистре адреса 2,передается в информационный регистр5. Если считывается микрокоманда 40первого типа, то сигнал с выходаразряда совмещения запирает первыйэлемент ЗАПРЕТ 9 по запрещающемувходу и, независимо от наличия признаков, на выходах 15 Формируется сигнал элементарных операций,...

Номер патента: 881751

Опубликовано: 15.11.1981

Авторы: Ильин, Калинчев

МПК: G06F 9/22

Метки: микропрограммного

....Единичные значения разрядов М,выделяют разряды вектора Г, , которые необходимо сравнивать со значениями шин условий входа 10, РазрядыЧ;, которым в М; соответствуют "О",в сравнении не участвуют.Информация из блока 9 памяти используется только при организацииусловного перехода к следующей МКпрограммы. В этом случае выбор адреса А и А+ определяется по состоянию шин условий входа 10.Рассмотрйм работу устройства поселекции адресов,С выхода регистра 2 на управляющий вход шифратора 7 поступает адресблока памяти АБП . Если Ад = О,то шифратор 7 закрывается и на еговыходах устанавливается код "00",Поэтому блоки 3 и 4 переключаютсяна прием адресов А, АБ, А из блока 6 памяти, Если АБ, = 1, то шифратор 7 открыт и код его выхода опреде ляется...

Номер патента: 881752

Опубликовано: 15.11.1981

Авторы: Дуров, Присяжнюк, Хохлов

МПК: G06F 9/46

Метки: информации, потоков, распределения

...5 записывается большое число, 45 50 Обновление вектора состояния направлений. От устройств контроля ЦКС по входу 21 в блок 3 поступает сигнал о необходимости обновления вектора состояния направлении. После это го сигналами из блока 3 информация о величинах задержек в очередях по входу 21 устройства считывается в регистр б, где хранится до следующего обновления. Дальнейшее обновление ц матрицы маршрутов в блоке 9 происходит так же, как и в описанных режимах,Работа блока управления происходит следующим образом. б 5 ке 7 число транзитных участков в пути преобразуется в усредненную оценку задержки в пути, Полученные величины поэлементно суммируются с соответствующими элементами матрицы регенерации и результат суммирования. запоминается...

Номер патента: 881753

Опубликовано: 15.11.1981

Авторы: Караванов, Ошеров, Фельдман

МПК: G06F 11/16

Метки: процессора

...блок 2 сопряжения с пультом, Формирователь 3 сигнала ошибки, блок 4 прерываний микропрограммы, память 5 микропрограмм, операционный блок б, блок 7 прерываний программы, блок 8 фиксации отказа, имеющий один вход и один выход , элемент 9 задержки, имеющий один вход и один выход,распределитель 10 импульсов, имеющийодин вход и пять выходов, четыре логических элемента ИЛИ 11-14. Блок 8 фиксации отказа содержит одновибратор 15, двухразрядный счетчик 16, инвертор 17, элемент И 18,Устройство работает следующим образом.В случае аппаратного или программного сбой, который приводит к оста- нову вычислительного процесса и зависанию системы, формирователь 3 сигнала ошибки вырабатывает сигнал аварийного микропрограммного прерывания, который...

Номер патента: 881755

Опубликовано: 15.11.1981

Авторы: Друз, Рукоданов

МПК: G06F 11/34

Метки: клавиатуры

...клавиша, на первый вход соответствующего элемента И блока 12, что разрешает его открываНие, и через элемент ИЛИ 10 - на первый вход элемента И 14. На второй вход элемента И 14 подается разрешающий потенциал с инверсного выхода элемента ИЛИ-НЕ 11. Элемент И 14 открывается и запускает генератор 15, с выхода которого импульсы поступают на счетный вход счетчика 16. Период импульсов выбирается так, чтобы за время периода производилось одно переключение коммутатора 19 и сравнение кодов в блоке 21. Счетчик последовательно изменяет свое состояние, при этом последовательно изменяются адреса опрашиваемых ячеек на входах кодирующего элемента 20. Эталонные коды с выходов элемента 20 подаются на первые входы блока 21, Одновременно, состояния счетчика...

Номер патента: 881757

Опубликовано: 15.11.1981

Авторы: Кафтанников, Никитин

МПК: G06F 15/00

Метки: процессорный, элемент

...второй входы каждой ячейки ассоциативной памяти подключены соотнетстненно к входам опроса и записи элемента, первые выходы ячеек ассоциативной памяти первой и второй групп подключены к первому выходу элемента, введены элемент ИЛИ бО и одноразрядные полусумматоры, причем первый и второй входы К-го одноразрядного полусумматора подключены соответственно к вторым выходам К-Х ячеек ассоциативной памяти первой и вто рой групп, выходы суммы К-го одноразрядного полусумматора соединен с входом записи К-й ячейки ассоциативной памяти первой группы, а выход переноса соединен с входом записи(К+1)-й ячейки ассоциативной памяти второй группы, третьи выходы ячеек ассоциативной памяти второй группы соединенысоответственно с входами элемента ИЛИ;выход...

Номер патента: 881759

Опубликовано: 15.11.1981

Авторы: Антипин, Масленников, Смазнов

МПК: G06F 15/173, G06G 7/122

Метки: вероятностного, графа, моделирования, статистического

...соответственно.На чертеже приведена блок-схемаустройства.Устройство содержит генераторслучайных чисел 1, тактовый выходкоторого соединен со входом коммутатора 2, а стохастический выход - спервыми входами элементов И 3, вторые входы которых соединены с выходами коммутатора 2, а выходы - сединичными входами триггеров 4,нулевые входы которых подключены к первому выходу коммутатора 2, а выходык первым входам элементав И 5, Выходыэлементов И 3 через элемент ИЛИ б,счетчик 7, дешифратор 8 подключены ковходам счетчиков 9 и к единичным входам триггеров 10, нулевые входы которых объединены со входом счетчика7 и с выходом коммутатора 2, другойвыход которого соединен со входомдешифратора 8. Выходы триггеров 10через элементы И 11 соединены со...

Номер патента: 881760

Опубликовано: 15.11.1981

Автор: Аристов

МПК: G06F 17/16

Метки: микропроцессор, цифроаналоговый

...3и блок 4 формирования уровня напряжения, вход 5 микропроцессора.Блок вычислений вектора 1 содержитрешающие блоки б, которые содержаттри сумматора 7-9, узел умножения 10и ти коммутатора 11,Последовательность работы устройства состоит в задании кода операцийв виде комбинаций высоких и низкихуровней напряжения по входу 5, задании в виде напряжений на первый и вто рой входы устройства соответственнозначений переменных, являющихся компонентами вектора, и съем результатов в виде напряжений, формируемыхна всех четырех выходах устройства, 65 Код операций характеризуется значениями а ад, амм д" м 57 к, 9 н бхайгде а; и; - компоненты матриц А и 8 соответственно.Код операций задается на входы узлов б блока 1, блока 2 и функционального...

Номер патента: 881761

Опубликовано: 15.11.1981

Авторы: Кончак, Нечаев, Садыхов, Чеголин

МПК: G06F 17/14

Метки: вычисления, коэффициентов, разложения, ряд, функции

...входам ключей основнойгруппы, причем выходы интеграторовявляются выходами устройства 3.Недостатком устройства являютсяограниченные функциональные воэможности, так как оно не позволяет вычислять коэффициенты разложения вряд По интегральным функциям Уолша.Цель изобретения - расширение фкциональных возможностей устройствза счет вычисления коэффициентов 5 разложения в ряд по интегральнымфункциям Уолша.С этой целью в устройство длявычисления коэффициентов разложенияфункции в ряд, содержащее основную О группу ключей, соединенных сигнальными входами с входом устройства, авыходом каждого ключа - с входом соответствующего интегратора группы 5интеграторов и блок формированияфункций Уолша, введены дополнительная группа ключей, коммутатор,...

Номер патента: 881762

Опубликовано: 15.11.1981

Авторы: Билинский, Краузе, Микельсон

МПК: G06F 17/15

Метки: коррелометр

...этом второйвход блока 10 умножения первого канала подключен к выходу блока 2 компаратора второго канала, а второй входблока 10 умножения второго каналасоединен с выходом блока 5 задержки.Выходы блоков б и 10 подключены ксоответствующим входам сумматора 11,выход которого соединен со входом блока 12 накопления. Выход генератора13 тактовых импульсов подключен ктактовым входам блоков 2 компараторови блока 5 задержки.ь Коррелометр оценку каждой точкиК(е ьт) корреляционной функцииК, (т;) сигналов х и у(С) определяет по следующему алгоритмугде я - половина диапазона изменения сигналов х(1) и у(Г), т.е. -ЯСх(1)СЯ и -ЯСУСЯ И - количество циклов измерениякаждой точки, к взаимно независимые, равномерно распределенные в интервале 0,1 случайные или...

Номер патента: 881763

Опубликовано: 15.11.1981

Автор: Попов

МПК: G06F 17/15, G06G 7/19

Метки: весовых, функций

...Выходы квадраторов2 соединены со входами накапливающего сумматора 4, Выход последнего через функциональный преобразователь5 соединен со входами генератора импульсов б и блоков 3 умножения, Вторые входы блоков 3 умножения соединены с выходом источника 7 эталонногосигнала. Выходы блоков 3 соединенысо входами накопителя 8, последнийвход накопителя 8 соединен с выходомгенератора импульсов б, а выходсо вторым входом блока 3 умножения,выход которого соединен со входом регистра 9, выход последнего являетсявыходом устройства,Устройство работает следующим образом.На вход накопителя 1 поступаютвыборки входного сигнала. Далее ивыборок входного сигнала, находящиеся в накопителе, поступают на квадраторы 2 и блоки 3 умножения. Сигналыс...

Номер патента: 881764

Опубликовано: 15.11.1981

Автор: Зиловянский

МПК: G06F 17/17

Метки: функциональный, цифровой

...функций, на которых приращения функций больше 4 приращений аргумента. Во втором режиме импульсы генератора 1 непосредственно поступают на счетчик 9 с переменным коэффициентом пересчета, используемый в данном режиме в качест- р ве делителя, а с выхода его, поделенные в и раз в зависимости от номера участка аппроксимации, поступают на вход реверсивного счетчика 5. Таким образом, во втором режиме устройство аппроксимирует "медленные" участки функций, приращения которых равны или меньше приращений аргумента.В зависимости от наклона аппроксимирующей функции Г(х)коммутатор 4 может находится в одном из двух сос- бО тояний. Если приращения ЬГ(х) на данном участке аппроксимации больше единицы при каждом единичном приращении аргумента Ьх, то...

Номер патента: 881765

Опубликовано: 15.11.1981

Авторы: Бодянский, Гончаренко, Илюнин, Лобунец, Плисс, Снурников

МПК: G06F 17/17

Метки: адаптивный, экстраполятор

...9умножения,Устройство работает следующим обВ исходном состоянии на входе и выходе экстраполятора нули, в блоках 8 нули, т.е. У.( ) О( = Ч 2 СО = О. В момент пуска вычисляется значение прогноза Х 1 = ГЯ 0 г 90.) = ОПусть на вход экстраполятора поступило первое значение процесса Х(1 На выходе блока 5 появляется ошиб-, ка прогноза У (1 - Х 11 - Х 1 вХ, так как в первый момент Х 1 =О. На выходе первого блока 2 появ" ляется значение Х 1, эта же величи на появляется и на выходе сумматора 3, На выходе блока. 4 получаем частное : - , Эта величина пос Р 3Х).1",) ХР Зтупает на вход первого блока б, кото рый вычисляет произведение ХСЦ р=(. Эта величина поступает на вход первого сумматора 7, который вычисляет значение коэффициента Ч (11= Ч(01+ + 1...

Номер патента: 881766

Опубликовано: 15.11.1981

Авторы: Живилов, Прянишников, Сметанин

МПК: G06F 17/18

Метки: значения, процесса, случайного, среднего

...8. Выход формирования заданной погрешности б подключен ко второму входу блока сравнения 5, выход которого соединен с первым входом ключа 11, второй вход последнего соединен со вторыми входами усреднителей 2 и 4 и выходом делителя частоты 7.Устройство работает следующим образом. лизуемого усреднителями 2 и 4 в предположении, что с выхода временногодискретизатора 1 поступают некоррелированные выборки, назначается величина постоянной усреднения А и значение заданной погрешности Ь, а также назначается объем выборки междуциклами корректировки шага выборки-и (и - коэффициент пересчета делителя частоты 7). Счетчик 10 сбрасывается в "ноль"и устанавливает начальный (минимальный) шаг выборки ключа1. Начальный шаг выборки задается сучетом частоты...