Конвейерное устройство для вычисления функций синуса и косинуса

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоцивлйстическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(61) Дополнительное к авт. саид-ву - (22) Заявлено 091081 (21) 3346478/18-24 с присоединением заявки М -1511 М Кл з С 06 Г 7/548 Гостдаретвеииый комитет СССР ио делам изобретеиий и открытий(54 ) КОНВЕЙЕРНОЕ УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ СИНУСА И КОСИНУСА10 Т, 2,5 пе (см),Изобретение относится к вычислительной технике и предназначено для использования в быстродействую- щиХ специализированных ЦВМ для вычисления функций синуса и косинуса.Известно устройство для вычисления функций вида т а(ох содержащее)регистр аргумента; блок модификации аргумента, два сумматора, ключ, два блока памяти, мультиплексор, блок умножителей, два регистра, дешнфра" тор нуля и блок управления. Для получения одного результата в данном устройстве необходимо выполнить три времяемких операции умножения и три операции сложения ( 1;.Недостатком этого устройства является низкое быстродействие.Наиболее близким по технической сущности к изобретению является тригонометрический вычислитель, содержащий три сумматора, два блока сдвига, четыре регистра, блок постоянной памяти для хранения коэффициентов, блок управления. На вычисление тригонометрической функции в данном устройстве от л-разрядного аргумента требуется затратить и тактов, причем в каждом такте чеобходимо выполнить операцию выборки константы из блока постоянной памяти, операцию сдвига промежуточного результата в блоке сдвига, операцию суммирования, не-.: сколько операций записи в регистры, операцию анализа знаков промежуточных результатов.Быстродействие данного устройст- ва где й .- время суммирования двух чисел на сумматоре Г 21.Недостатками известного устройства являются низкое быстродействиеи большие объемы дорогостоящих ПЭУдля хранения констант и микропрограмм блока микропрограммного управлЕ.ния.Целью изобретения является повышение .быстродействия устройства.Поставленная цель достигаетсятем, что в конвейерное устройстводля вычисления Функций синуса и ко синуса, содержащее входной регистр,два промежуточных регистра, входной сумматор, два выходных сумматора и блок управления, причем пряаойвыход входного регистра соединен с 30;первым входом входного сумматора, 1003080рых соединены с соответствующими информационными входами блока, выходстаршего разряда третьего регистра соединен с управляющимивходами первого, второго и третьегокоммутаторов, прямые выходы первогои второго регистров соединены с первь 1 ми информационными входами соответ.ствующих коммутаторов и первыми.входами соответствующих сумматоров, 0 инверсные выходы первого и второгорегистров соединены со вторыми информационными входами соответствующих коммутаторов, выходы первого ивторого коммутаторов соединены совторыми входами соответственно второго и первого сумматоров, первый ивторой информационные входы третьего коммутатора соединены с входамисоответственно прямого,и обратногокода константы агсс 92-, выход третьего коммутатора и прямой выходтретьего регистра соединены соответственно с первым и вторым входами рых соединены соответственно с первым информационным входом блока вычисления итерации и вторым входом входного сумматора, первый и второй информационные входы первого входного комму-.татора соединены с входами соответственно.прямого и обратного кодов на-,чальных условий вычисления косинусаустройства, первый и второй информационные входы второго входногокоммутатора соединены с входами соответственно прямого и обратного кодов константы 0,25 Й устройства, входпрямого кода начальных условий вычисления косинуса которого соединенсо вторым информационным входом блока вычисления итерации, третий информационный вход которого соединен свыходом входного сумматора, выходыс первого по третий-го блока вычисления итерации (1 1,2. . .и)соединены соответственно с первого 40по третий информационными входами(+1)-го блока вычисления итерации,выходы с первого по третий (и)-гоблока вычисления итераций соединеныс информационными входами соответственно первого и второго промежуточных регистров и триггера, выход которого соединен с управляющими входами выходных коммутаторов, первыеи вторые информационные входы кото- Орых соединены с прямыми и инверсными выходами соответствующих промежуточных регистров, выходы первогои второго выходных коммутаторовсоединены со вторыми входами,соответ-ственно второго и первого выходных 60 65 прямые выходы первого и второго промежуточных регистров соединены с первыми входами соответствующих выходных сумматоров, дополнительно введены два входных коммутатора, два выходных коммутатора, два выходныхрегистра, триггер и (и) блоковвычисления итерации (где и - разрядность аргумента), причем первый ивторой входы блока управления являются входом задания размерности массива и входом пуска соответственно,выход блока управления соединен ссинхровходами входного регистра,промежуточных регистров, триггера,выходных регистров и блоков вычисления итерации, выход старшего разряда входного регистра соединен с управляющими входами первого и второ,. го входных коммутаторов, выходы котосумматоров, выходы .которых соединены с информационными входами соответст-ь вующих выходных регистров, при этом блок вычисления итерации (11,2, и) содержит три регистра, три ком мутатора и три сумматора, причем синхровход блока соединен с синхровходами первого, второгои третьего регистров информационные входы кототретьего сумматора, выходы первого,второго и третьего сумматоров соединены с соответствующими выходамиблока, причем блок управления содержит генератор импульсов, триггер,элемент И, элемент ИЛИ-НЕ и счетчик,установочный вход которого соединен,с первым входом блока, второй вход которого соединен с первым входом триггера, второй вход которого через элемент ИЛИ-НЕ соединен с выходом счетчика, счетный вход которого соединен с выходом элемента И и выходом блока управления, выходы триггера и генератора импульсов соединены со входами элемента И.На фиг. 1 дана блок-схема устройства; иа фиг. 2 - блок-.схема блока управления.Ковейерное устройство длявычисления функций синуса и косинуса содержит входной регистр 1, входные коммутаторы 2 и 3, входной сумматор 4, блок 5 вычисления итерации, регистры 6,7 и 8 блока вычисления итера ции коммутаторы 9, 10 и 11 блока вычисления итерации, сумматоры 12, 13 и 14 блока вычисления итерации, промежуточные регистры 15, 16, триггер 17, коммутаторы .18 и 19 выходные, сумматоры 20 и 21 выходные, регистры 22 и 23 выход. ные, выход 24 блока 25 управления. Блок 25 управления содержит триггер 26, генератор 27 импульсов, элемент 28 И, счетчик 29, элемент 30 ИЛИ-НЕ, входы 31 и 32 блока управ. ления.Алгоритм вычисления Функций з 1 п 1 и сов Ч описывается следующими ите,рационными формулами;"+л = Ч- агсс 92519 п й 9 пкоторые нри начальник нначенияк,та П, ка=Мд (1 т 2 ата = т" дают 5после и итераций х соьЧ и Уп в 1 пч,ис точностью 2 ф+",Устройство работает следукщимобразом.По воду 31 в счетчик 29 блока25 управления загружается число,равное длине обрабатываемого массива. По сигналу "Пуск",поступающему по входу 32, триггер 26 устанавливается в состояние ы 1 ы и сигналс его выхода пропускает на выходэлемента И 28 импульсы, вырабатываемые генератором 27 импульсов,которые по выходу 24 поступают нарегистры устройства. 20Регистры устройства построенына О-триггерах, поэтому запись информации в регистры производится попереднему фронту импульса записи.По первому импульсу во входной 25регистр 1 записывается значениеоперанда, представленное в обратном коде в форме с фиксированной запятойСигнал с выхода старшего разряда 30регистра 1, определяющий знак Ьоуправляет прохождением информацйичерез коммутаторы 2 и 3. Если знакМ положительный, то через коммутатор 2 пропускается значение хд, сфор-Змированное на входе монтажным способом, а через коммутатор 3 значение194, представленное в обратном кодеи также сформированное монтажнымспособом. Если знак Ч отрицательный, 40то через коммутаторы 2, 3 проходятхо и й/4, сформированное на их входах монтажным способом. На сумматоре 4 Формируется значение Ч = Учо- Я/4,С приходом из блока управлениявторого импульса в регистр 6 первого 45блока 5 вычисления итерации записывается значение с выхода коммутатора2, в регистр 7-значение х, а в регистр 8 - значение с выхода сумматора 4. Одновременно в регистр 1 поступает следующий операнд массива.Над вторым операндом производятсяоперации, аналогичные выполняемым впервом такте над первым операндом,т.е. над вторым операндом выполняется первая итерация. Над первым операндом в первом блоке 5 вычисленияитерации выполняется вторая итерацияВ зависимости от знаками , записанного в регистре 8, через коммутаторы 9, 10 и 11 проходят соответствующие прямые или обратные значения регистров б и 7, а также значенияагссф 2в прямом или обратном коде. На сумматор" 12 формируется значение Ут, на сумматоре 13 - х, насумматоре 14 -, Сдвиг значенийх и У на один разряд вправо, т.е. их умножение на 2-1, осуществляется путем соединения выходов регистров 6 и 7 с соответствующими входами коммутаторов 9 и 10 со сдвигом на разряд вправо, т.е. -й разряд регистра соединяется с (К+1)-м разрядом комму татора.С приходом третьего импульса ре-. зультаты вычислений, полученные в .первом блоке 5 вычисления итерации, записываются в регистры второго вычислительного блока 5 вычисления итерации, а в первый бло.: 5 записываются результаты иэ первой ступени конвейера. Во входной регистр 1 поступает значение третьего операнда обрабатываемого массива. В первой ступени выполняется первая итерациянад третьим операндом, во второй - вторая итерация над вторым операндом, в третьей - третья итерация над первым операндом.В дальнейшем, с приходом каждого импульса, результаты предыдущих блоков 5 вычисления итерации поступают в последующие блоки, а во входной регистр поступает новый операнд и т.д., причем в каждом следующем блоке эначения из регистров б и 7 пос ,тупают на коммутаторы 9 и 10 со сдвигом на один разряд вправо большим, чем в предыдущем блоке, а в выражениях арктангенсов, которые формируются монтажным способом на входах коммутаторов 11, степень двойки возрастает на единицу.С приходом и-го импульса в регистры 15 и 16 записываются значения из сумматоров 12 и 13 п+2)-го блока, а в триггер 17 поступает значение знакового разряда сумматора 14. По сигналам с выходов этогс триггера из регистров 15 и 16 через коммутаторы 18 и 19 на сумматоры 20 и 21 поступают значения Уи л и хсдвинутые на (и)-разрядов вйраво. На суюлатогах 20 и 21 формируются первые результаты У и хт которые по приходу (и+1)-го импульса записываются в выходные регистры 22, 23 и из них поступают на выход устройства. В дальнейшем, с приходом каждого нового импульса, .на выходе появляется новый результат.Вместе с поступлением на регистры устройства тактовые импульсы иэ элемента И 28 поступают на счетчик 29, и с поступлением каждого импульса мз содержимого счетчика вычитается единица. Как только содержимое счетчика станет равным нулю, что указывает на окончание обработки всего массива чисел, элементом ИЛИ-НЕ 30 вырабатывается сигнал, который поступаетна триггер 26 и сбрасываетего в "О"Сигнал с выхода этого триггера .запрещает прохождение тактовых импуль,сов гз генератора 27 через элементИ 28, на регистры устройства и работа прекращается.Предлагаемое устройство работаетпо конвейерному принципу, поэтомув каждом такте в негоможно вводитьновый операнд, а на выходе получатьновый результат вычисления. При обработке массивов чисел быстродействие устройства определяется длитель;костью такта обработки данныхкоторое равно задержке в одной ступениконвейера устройства и определяетсявыражениемТ с + С,см кМгде с , - время суммирования на сумсМматоре;с - задержка информации коммуКмтатором.Видно, что по быстродействию пред:лагаемое устройство значительно превосходит известное. В предлагаемомустройстве при обработке массивовчисел быстродействие повышено вТ 1 2,5 с.ф Ь Й - 2,5 и разТ с +ссм1(роме того, в предлагаемом устройстве нет ндсбходимости хранитьв ПЗУ константы, количество которыхравно 2 п, поскольку они подаютсямонтажным способом, а также нЕ нужно ПЗУ для хранения микропрограммсложного блока микропрограммногоуправления, так как управление устройством осуществляется от простогобароха правления,формула изобретения1. Конвейврное устройство для вычисления функций синуса и косинуса,содержащее входнойрегистр, два про межуточных регистра, входной сумматор, два выходных сумматора и блок управления, причем прямой выход входного регистра соединен с первым входом входного сумматора, прямые выходы первого и второго промежЬгоч ных регистров. соединены с первыми входами соответствующих выходных сумматоров, о т л;и ч а ю щ е е с я тем, что, с целью псвышения быстро" действия устройства при вычислении функций для массива чисел, в неговведены два входных коммутатора, два выходных коммутатора, два выходных регистра,:триггер И (о) блоковвычисления итерации (где и - разрядность аргумента), причем первый и второй входы блока управления явля. ются входом задания размерности массива и входом пуска соответственно, выход блока управления соединен с ,синхровходами входного регистра,промежуточных регистров, триггера, выходных регистров и блоков вычисления итерации, выход старшего разряда входного регистра соединен с уп.-: равляющими входами первого и второго входных коммутаторов, выходы которых соединены соответственно,с ;первым информационным входом блокавычисленйя итерации и вторым входом входного сумматора, первый и второй 10 информационные входы первого входного коммутатора соединены с,входамисоответственно прямого и обратного кодов начальных условий вычислений косинуса устройства, первый и второй5 информационные входы второго входного коммутатора соединены с входами соотвеТственно прямого и обратногокодов константы 0,25 Ф устройства,вход прямого кода начальных условий2 О вычисления косинуса которого соединен с вторым информационным входомблока вычисления итерации, третийинформационный вход которого соединен с выходом входного сумматора,выходы с первого по третий 1-.гоблока вычисления итерации (1=1, 2в) соединены соответственнос первого по третий информационнымивходами (1+1)-го блока вычисленияитерации, выходы с первого по третий (п)-.го блока вычисления итераций соединены с информационнымивходами .соответственно первого ивторого промежуточных регистров итриггера, выход которого соединен суправляющими входами выходных коммутаторов, первые и вторые информационные входы которых соединены спрямыми и инверсными выходами соответствующих промежуточных регистров40 выходы первого и второго выходныхкоммутаторов соединены с вторымивходами .соответственно второго ипервого выходных сумматоров, выходы которых соединены с информацион 45 ными входами соответствующих выход"ных регистров.2. Устройство по п.1; о т л и -ч а ю щ е е с я тем, что 1-й блоквычисления итерации (1=1, 2,50 и) содержит три регистра, три ком,мутатора и три сумматора, причемсинхровход блока соединен с синхровходами первого, второго и третьегорегистров, информациснные входы55 которых соединены с соответствующими информационными входами блока,выход старшего разряда третьегорегистра соединен с управляющимивходами первого, второго и .третьего6 О коммутаторов, прямые выходы первого и второго регистров соединены спервыми информационными входами соответствующих коммутаторов и первыми входами соответствующих суммаоров, инверсные выходы первого ивторого регистров соединены с вторы,ми информационными входами соответствукицих коммутаторов, выходы первого и второго коммутаторов соединены с вторыми входами соответственно вто 5 . рого и первого сумматоров, первый и второй информационные входы третьего коммутатора соединены с ходами соответственно прямого.и обратного кода константы агсс 92 ", выход третьего коммутатора и,прямой выход третьего регистра соединены соответственно с первым и вторым входами третьего сумматора, выходы первого, второго и третьего сумматоров соединены с соответствующими выходами блока, И3. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления содержит генератор импульсов,ФФ триггер, элемент И, элемент ИЛИ-НЕи счетчик, установочный вход которогосоединен с первым входом блока, втсп.рой вход которого соединен с первымвходом триггера, второй вход которогочерез элемент ИЛИ-НЕ соединен с выходом счетчика, счетный вход которогосоединен с выходом элемента И и выходом блока управления, выходы триггера и генератора импульсов соединеныс входами элемента И.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМ 760111, кл. С 06 Г 15/31, 1978.2. Оранский АМ. Аппаратные методы в цифровой вычислительной технике. Минск, БГУ, 1977, с. 132,рис. 5.20 (прототип ),1003080Составитель А. ЗоринРедактор Г; Волкова Техред М,Тепер Корректор О. Билак Заказ 1554/32 Тираж 704 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж,. Раушская наб., д. 4/5филиал ППП "Патентф, г. Ужгород, ул.,Проектная, 4