Двоичный сумматор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1003076
Автор: Дохов
Текст
Союз СоветскихСоциалистнческихРеспублик Оп ИСАНИЕИЗОБРЕТЕНИЯИ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 03,04, 81 (21) 327189 б/18-24с присоединением заявки 14 о(23) Приоритет -Опубликовано 070383, Бюллетень М 9 РМ К з с 06 Г 7/50 Государственный комитет СССР по делам изобретений и открытий.5(088, 8) Дата опубликования описания 07.03. 83(54) ДВОИЧНЫЙ СУММОР Изобретение относится к вычислительной технике. и может быть использовано в арифметических устройствахЭВМ.Известно устройство для суммирования чисел в двоичном коде, содер-жащее нормально замкнутые и нормально разомкнутые ключи, управляемыесигналами входных операндов и сигналом,переноса 1 .Недостатком данного устройстваявляется низкое быстродействие исложность конструкции.Известен также двоичный сумматор,каждый разряд которого содержит нормально замкнутые и нормально разомкнутые ключи, управляемые сигналамивходных операндов 1.2 ,Недостатком известчого сумматораявляется сложность конструкции,обусловленная использованием двуполюсныхключей,и низкое быстродействие из-запоследовательного распространениясигнала переноса,Целью изобретения является упрощение конструкции двоичного сумматора и повьзпение его быстродействия.Укаэанная цель достигается тем,что двоичный сумматор, содержащийв каждом разряде четыре нормально разомкнутых ключа н два нормально замкнутых ключа, выход первого нормально замкнутого ключа соединен с выходом суммы двоичного сумматора, а инФормационный вход первого нормально разомкнутого ключа соединен с входом переноса двоичного сумматора, содержит два элемента И, элемент НЕ и развязывающий диод, причем первый и второй входы первого элемента И соединены с соответствующимиинами входных операндов двоичного сумматора, а выход соединен с управля:ющими входами первого и второго нормально разомкнутых и второго нормально замкнутого ключей, входы второго элемента И соединены с соответствующими шинами инверсий входных операндов двоичного сумматора, а выход со единен с утравляющнми входами третьего и четвертого нормально разомкнутых и первого нормально замкнутого ключей, информационный вход второго нормально разомкнутого ключа подключен к шине логической единицы двоич ного сумматора, а выход - к входу переноса двоичного сумматора и инфор.мационному входу третьего нормально разомкнутого ключа, выход которого 30 соединен с шиной нулевого потенциаладноичного сумматора, выходы первого и четвертого нормально разомкнутых ключей соединены с выходом суммы двоичного сумматора, информационный вход второго нормально замкнутого ключа соединен с выходом элемента НЕ, а выход - с информационным выходом первого нормально замкнутого ключа, вход элемента НЕ соединен с входом переноса двоичного сумматора, а развязынающий диод подключен между входом и выходом переноса двоичного сумматооа.На чертеже представлена структурная схема однао разряда дноичного сумматора.Каждый разряд двоичного сумматора состоит из нормально разомкнутыхключей 1-4, нормально замкнутых ключей 5 и 6, элементов И 7 и 8, элемента НЕ 9 и развязывающего диода 10, Сумматор имеет шины 11 и 12 входных операндов шины 13 и 14 инверсий входных операндов, вход 15 переноса, выход 16 суммы и йыход 17 переноса.Двоичный сумматор работает следующим образом.Если значения раэрядон входных операндон равны 00, то это вызовет замыкание ключа 3, что вызовет появление нулевого потенциала на шине 17, а также замыкание ключа 4 и размыкание ключа б, что вызовет передачу входного сигнала переноса на выход16 суммы.Если значения разрядов операндов различны, то будут замкнуты ключи 5 и б, и на выход 16 будет передана инверсия входного сигнала переноса. Входной сигнал переноса с шины 15 будет н этом случае передан на выход 17.Если значения разрядов операндон равны 11, то замкнуты ключи 1 и 2, а ключ 5 - разомкнут, При этом сигнал входного переноса с шины 15 будет передан через ключ 2 на выход 16, а на выходе 17 за счет заьыкания ключа 1 будет единичный потенциал.Таким образом, за счет введения элементов И и НЕ и разделительного диода удается сократить число ключей по сравнению с иэнестным устройством, а также использовать только однополюсные ключи, что выгодно с точки зрения их реализации, например, наМДП-транзисторах.Кроме того, за счет введения новых связей удается повысить быстродействие сумматора за счет организации цепи сквозного переноса.Формула изобретенияДвоичный сумматор, содержащийв каждом разряде четыре нормальноразомкнутых и два нормально замкнутых ключа, выход первого нормальнозамкнутого ключа .соединен с выходомсуммы двоичного сумматора, а информационный вход первого нормально 0 разомкнутого ключа соединен с входом переноса двоичного сумматора,о т л ич а ю щ и й с я тем, что,с целью упрощения конструкции и повьааения быстродействия, двоичный 15 сумматор содержит дна элемента И,элемент НЕ и раэвязывающий диод, причем первый и второй входы первогоэлемента И соединены с соответствующими шинами входных операндов двоичного сумматора, а выход соединенс управляющими входами перного ивторого нормально разомкнутых и второго нормально з.амкнутого ключей,входы второго элемента И соединеныс соответствующими, шинами инверсийвходных операндов двоичного сумматора,. а выход соединен с управляющими входами третьего и четвертогонормально разомкнутых и первого нор.мапьно замкнутого ключей, информационный вход второго нормально разомкнутого ключа подключен к шинелогической единицы двоичного сумматора, а выход - к входу переносадвоичного сумматора и информационноЗ 55 му входу третьего нормально разомкнутого ключа, выход которого соединен с шиной нулевого потенциала двоичного сумматора, выходы первогои четвертого нормально разомкнутых 40 ключей соединены с выходом суммыдвоичного сумматора, информационныйнход второго нормально замкнутогоключа соединен с выходом элемента НЕ,а выход - с информационным входом 45 первого нормально замкнутого ключа,вход элемента НЕ соединен с входомпереноса двоичного сумматора, развязывающий диод подключен междувходом и выходом переноса двоичного 5 О сумматораИсточники информациипринятые во внимание при экспертизе1Наслэн П. Основы цифровой вычисдительной техники. М.-Л Госэнергоиздат, 1962, с. 24, рис. 82 Там же, с, 26, рис. 10 (прототип).1003076 едак ПодписноеСР 1554/32 Тираж 704ВНИИПИ Государственного комитетапо делам изобретений и открити 13035, Москва,Ж, Разыская наб Зама 4/5 илиал ППП "Патентф, г. Ужгород, ул. Проектн Составитель А,.СтепановЦицика Техред М.Тепер ЕорректорО, Билак
СмотретьЗаявка
3271896, 03.04.1981
Заявитель
ДОХОВ АЛЕКСАНДР ФЕДОРОВИЧ, ДОХОВ СЕРГЕЙ ФЕДОРОВИЧ
МПК / Метки
МПК: G06F 7/50
Опубликовано: 07.03.1983
Код ссылки
<a href="https://patents.su/3-1003076-dvoichnyjj-summator.html" target="_blank" rel="follow" title="База патентов СССР">Двоичный сумматор</a>
Предыдущий патент: Обратимый п-разрядный сумматор
Следующий патент: Устройство для умножения -разрядных чисел
Случайный патент: Устройство для защиты маслонаполненных трансформаторов