Устройство для вычисления тригонометрических функций

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистнческихРеспублик(22) Заявлено 25,03,81 (21) 32 б 3054/18-24 с присоединением заявки Нов(23) ПриоритетВ Об Г 7/544 Государственный кс митет СССР но делам иэобретений и открытийОпубликовано 070383, Бюллетень М 9 Дата опубликования описания 07.03.83 Е. И. Лухнич, Е. А. Заковоротнов, П.и Б. К. Орлов(72) Авторыизобретения 3 ЭФныйс" 71) Заявител УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ РИРОНОМЕТРИЧЕСКИХ ФУНКЦИЙ ла. При этом эа и кивается значение Изобретен ычислительн спользовано жуточных эна ыходной выб ала.ую операцию оты слительнсуммато егистры ботающие аций 1. Известно выч ство, содержаще ли, сдвигающие рующие блоки, р му двойных итере устройы-вычитате. коммутипо алгоритоэ(агссо е относится к областий техники и может бытьпри вычислении промеений между отсчетамирки узкополосного сигНедостатком этого устройства являетгя низкое быстродействие.Наиболее близким к предлагаемому является устройство для вычисления тригонометрических функций, содержащее сумматоры-вычитатели, коммутирующие блоки, сдвигающие регистры и вычисляющие выражение вида по.,алгоритму двойных итераций.Известное устройство позволяет вычислять выражение (1 ) за две операции поворота вектора, например, для определения (интерполяции ) промежуточных значений между отсчетами входной выборки узкополосного сигна В/НдГСС 0:5затем определяется сумма (Н+ О), аза вторую операцию поворота вектораопределяется значение Р 27 .Недостатком известного устройстваявляется его низкое быстродействие,так как такое время реализации нъпрактике не всегда допустимо.Целью изобретения является повы-шение быстродействия устройства.Поставленная цель достигается тем,что устройство для вычисления тригонометрических функций, содержащеепервый, второй, третий и четвертыйсдвигающие регистры, первый, второй,третий, четвертый и пятый коммутирующие блоки, сумматор, первый и второй вычитатели, первый, второй итретий сумматоры-вычитатели, причемразрядные выходы первого сдвигающего регистра соединены с группой информационных входов первого коммутирующего бдока, разрядные выходы второго сдвнгающего регистра соединеныс группами информационных входоввторого и третьего коммутирующих ЗО блоков, информационный выход второ 1003079го коммутирующего блока соединен с первым информационным входом первого вычитателя, выход которого соединен с первым информационным входом первого сумматора-вычитателя, информационный выход которого соединен с первым информационным выходом устройства и со входом старшего раз ряда второго сдвигающего регистра, выход младшего разряда которого со- . единен со вторым информационным вхо" дом первого вычитателя, информацион ный выход третьего коммутатора соединен с первым информационным входом второго сумматора-вычитателя, информационный выход которого соеди нен со вторым информационным выходом устройства, второй информационный вход второго сумматора-вычитателя соединен с информационным выходом второго вычитателя, выход младшего разряда третьего сдвигающего регист,ра соединен с первым информационным входом третьего сумматора-вычитатвля, информационный выход которого соединен с третьим информационным выходом устройства и со входом стар шего разряда третьего сдвигающего регистра, второй информационный вход третьего сумматора-вычитателя соединен с первым информационным входом угловой константы, разрядные выходы четвертого сдвигавшего регист. ра соединены с группой информационных входов четвертого коммутирующего блока, содержит пятый и шестой сдвигающие регистры, шестой, седьмой, восьмой, девятый коммутирующие блоки, четвертый, пятый, шестой, седьмой, восьмой и девятый сумматоры" вычитатели и элемент И, причем инФормационный выход первого коммутирующего блока соединен с первым информационным входом первого сумматора, информационный выход которого соединен с четвертым информационным выходом устройства и входом старшего разряда первого сдвигающего регистра, выход младшего разряда чет".вертого сдвигающего регистра соединен с первым информационным входом четвертого сумматора-вычитателя, второй информационный вход которого соединен с информационным выходом четвертого коммутирующего блока, раз рядные выходы пятого сдвигающего регистра соединены с группами инфор" мационных входов пятого и шестого коммутирующих блоков, информационный выход шестого коммутирующего блока соединен со вторым информационным входом первого сумматора-вычитателя, информационный выход пятого коммути- рующего блока соединен с первым инФормационным входом второго вычитателя, второй информационный вход которого соединен с выходом младшего разряда пятого сдвигающего регист 510 15 20 25 ра, вход старшего разряда которого соединен с информационным выходом второго сумматора-вычитателя, выход младшего разряда шестого сдвигающего регистра соединен с первым информационным входом пятого сумматоравычитателя, второй информационный вход которого соединен с информационным выходом седьмого коммутирующего блока, разрядные выходы шестого и четвертого сдвигающих регистров соединены с группами информационных входов соответственно седьмого и,восьмого коммутирующих блоков, информационные выходы четвертого и пятого сумматоров-вычитателей соеди. иены с первыми информационными входами соответственно шестого и седьмого сумматоров-вычитателей, вторыеинформационные входы которых соединены с первыми информационными вхо дами соответственно восьмого и девятого сумматоров-вычитателей и информационными выходами соответственно девятого и восьмого коммутирующихблоков, вторые информационные входы восьмого и девятого сумматоров-вычиметателей соединены с информационными выходами соответственно шестого и седьмого сумматоров-вычитателей, информационные выходы восьмого и де,вятого сумматоров-вычитателей соединены соответственно с пятым и шестым информационными выходами уст ройства и со входами старших раэря" дов соответственно четвертого и ЗЪ шестого сдвигающих регистров, разрядные выходы шестого сдвигающего регистра соединеныс группами информационных входов девятого коммутирующего блока, знаковые входы первого, 40 второго, шестого и седьмого сумматоров-вычитателей и первый вход элемента И соединены с первым управляющим входом первого операнда устройства, знаковые входы третьего, восьмого и девятого сумматоров-вычитателей и второй вход элемента И соединены со вторым управляющим входомвторого операнда устройства, знаковые входы четвертого и пятого сумматоров-вычитателей соединены с выходом элемента И,На чертеже показана структурнаясхема арифметического устройства.Устройство содержит с первого. по шестой сдвигающие регистры 1, 2,3, 4, 5 и б, с первого по пятый коммутирующие блоки 7-11, сумматор 12,первый и второй вычитатели 13 и 14,первый-девятый сумматоры-вычитатели15-23, седьмой-девятый комаутиру 60 ющий блоки 24-26, шестой коммутирующий блок 27, элемент И 28, первыйинформационный вход угловой постоянной о 6 29, первый управляющий входпервого оператора устройства 30,65 второй упразляющий вход второго оператора устройства 31, с первого по шестой информационные выходы устройства 32-37.Устройство содержит шесть сдвигающих регистров, девять коммутирующих блоков, два .вычитателя, сумматор и девять сумматоров-вычитателей, Сдвигающий регистр 1 соединен в кольцо с сумматором 12, сдвигающий регистр 2 соединен в кольцо с вычитателем 13 и сумматором-вычитателем 15,. сдви. О гающий регистр 5 соединен в кольцо с вычитателем 14 и сумматором-вычитателем 16, сдвигающий регистр 3 соединен в кольцо с сумматором-вычитателем 17, сдвигающий регистр 4 . 15 соединен в кольцо с сумматорами-вычитателями 18, 20, 22, сдвигающий регистр 6 соединен в кольцо с сумматорами-вычитателями 19, 21 и 23. Сдвиговие выходы сдвигающих регистров 1, 20 2;,.5, 4 и 6 соединены с соответствующими входами коммутирующих блоков , 7, 8 и 9, 11 и 27,.10 и 25, 24 и 26 соответственно. Выходы коммутирующих блоков 8 и 11 соединены со вторыми25 входами вычитателей 13 и 14 соответственно, выходы блоков 27, 9 - со вторыми входами сумматоров-вычитателей 15 и 16 соответственно, выход коь Утиру щего блока 7 соед нен со 30 вторым входом сумматора 12, выходы коммутирующих блоков 10 и 24 соединены со вторыми входами сумматороввычитателей 18 и 19 соответственно, а выходы блоков 26 и 25 - со входами сумматоров-вычитателей 20, 2235с и 21, 23 соответственно, второй вход сумматора-вычитателя 17 соединен со входом устройства 29. Управляющие входы сумматоров-вычитателей 15, 16, 20, 21 и первый вход элемента И 28 40 соединены со входом устройства для первого оператора, а управляющие входы сумматоров-вычитателей 17, 22, 23 и второй вход элемента И 28 - со входом устройства для второго 45 оператора. Выход элемента И 28 подключен к управляющим входам сумматоров-вычитателей 18 и,19. Выходы сум-, матора 12 и сумматоров вычитателей .15, 16, 17, 22 и 23 являются выхода ми у;тройства 35, 32, 33, 34, 36 и 37 соответственно.3При вычислении соотношения (1работу устройства можно описать алго ритмомщ .+2-(1-)+ ф 2-Му, в у;- у;2 +ах;2+ х Ь;2 1-)1 11х х,- х; а. Ь 2 -.- .2 ф-ф)д 1",1Уа 1Ь 211"У 42 агсвй 2где а и Ь - операторы направленияповорота векторов.Исполнительный алгоритм получаетсяиз произведения матриц плоского вращения вектора х, уПри вычислении соотношения (1 )задаются следующие начальные условия ,Му ф у 0" х Сф х АфМл ФФа;= В,ц= О.При у, -Ф О устройство реализуетследующие преобразования,у = у, сов агссов- + О+алх+ х,аоагссоь-, + О,1хх совГссо 5-1 + Ое 11 ху а 1 п а гссо- + О 1хУстройство работает слепукнчим образом.Текущие значения х;, у)", ;, 9; их, у хранятся в соответствуйиаихрегистрах 2, 5, 1, 3, 4 и 6, С началом очередной итерации по командеиз устройства управления коммутирующие блоки соединяют свои выходыс выходами соответствующих сдвигающих регистров так, что на выходахкоммутирующих блоков 7, 8, 11, 10и 24 при сдвиге инФормации в регистрах появляются операнды, сдвинутыена 2(1-2)-разряда, на выходах коммутирующих блоков 27, 9 - операнды,сдвинутые на (1-3)-разряда, а навыходах коммутирующих блоков 26 и 25операнды, сдвинутые на 1-2)-разряда. На управляющие входы сумматороввычитателей 16, 15, 20 и 21 из устройства управления по входу 30 подается сигнал, соответствующий а , пауправляющие входы сумматоров-вычитателей 17, 22, 23 - сигнал по входу31, соответствующий Ь, а на управляющие входы сумматоров-вычитателей18 и 19 - сигнал, соответствующийпроизведению аЬ , вырабатываеяяйэлементом И 28,1В соответствии с сигналоВ 1 управления сумматоры-вычитатели настраиваются на выполнение итераций по алгоритму 2), При сдвиге информации значение х с выхода регистра 2 поступает на вычитатель 13, в котором. иэ него вычитается величина х+2 М, поступающая с.выхода коммутирующего блока 8, значение (- х 2 (1-2.) ) с выхода вычитателя 13 поступ ет на вход сумматора-вычитателя 15, в ко 1003079тором в соответствии с а вычитается (суммируется) с у+2 "; поступающим с выхода коммутирующего блока 27. Значение х; 4, получающееся на выходе сумматора-вычитателя 15, поступает на вход регистра 2 для хранения и через ныход 32 в устройство управления для определения а;Значение уУ с выхода регистра 5 поступает на нычитатель.14, в котором вычитается с у 2 " , посту-. пающим с выхода коммутируч 1 К;го бло.ка 11, значение уУ- уф 2 (1-) ) . с выхода вычитателя 14 поступает на вход сумматора-нычитателя 16, в котором в соответствии с а" суммирует- ся (вычитается) с х 2 ("-З), поступающим с выхода коммутирующего блока 9, значение у , получающееся на выходе сумматора-нычитателя 16, поступает на вход регистра 5 для хранения и на выход устройства 33.Значение ;+ с выхода регистра 1 поступает на сумматор 12, в котором суммируетея с ф 2 (" ,поступающим с выхола коммутирующего блока 7, зна" чение +, получающееся на .выходе сумматора 12, поступает на вход регистра 1 для хранения и через выход 35 в,устройство управления для опре деления а 14.4 . Текущее значение угла 9: с выхода регистра 3 поступает на вход сумматора-вычитателя 17, где в соответствии с Ь иэ него вычитается (к нему прибавляется) угловая постоянная с, поступающая из запоми нающего устройства по входу. 29, 61.4 с выхода сумматора-нычитателя,17 записывается в регистр 3 и через выход 34 поступает н устройство управления для определенияОдновременно значение х с выхода регистра 4 поступает на сумматорвычитатель 18, в котором, в соответствии с произведением а Ь ,вычитается (суммируется) с х 2 +",. поступающим с первого выхода коммутирующего бло-, ка 10, значение (х- х аЬ, 2-"с выхода сумматора-вычйтателя 18 поступает на вход сумматора-вычитателя 20, в котором в соответствии с а, вычитается (суммируется) с ; 2 ( ф, поступающим с выхода ком ь тируюиего блока 26 значение (х- хаЬ 2 ф. у, а 2с выхода сумматора"вычитателя 20 поступает на вход сумматора-вычитателя 22, н котором в соответствии с Ь вычитается (суммируется) с у 2(" ) , по ступающим с выхода коммутирующего блока 26, значейие х с выхода сумматора-вычитателя 22 поступает на вход регистра 4 для хранения и на выход устройства 36.Значение у с выхода регистра 6 поступает на сумматор-вычитатель 19, в котором в соответствии с произФормула изобретения ЗО 35 У:тройство для вычисления тригонометрических функций, содержащее первый, нторой, третий и четвертый сднигающие регистры, первый, второй, третий, четвертый и пятый коммутирующие блоки, сумматор, первый и второй вычитатели, первый, второй и третий сумматоры-вычитатели, причем разрядные выходы первого сдвигающего регистра соединены с группой инсформационных входон первого коммутирующего блока, разрядные выходы второго сдвигающего регистра соединеныс группами информационных входов нторого и третьего коммутирующих бло 40 ков, информационный выход второгокоммутирующего блока соединен с пер вым информационным входом первого вычитателя, выход которого соединен с первым информационным входом перного сумматора-нычитателя, информационный выход которого соединен спервым информационным выходом устройстна и с входом старшего разрядавторого сдвигающего регистра, выходмладшего разряда которого соединенсо вторым информационным нходом первого вычитателя, информационный выход третьего коммутатора соединенс первым информационным входом второго сумматора-вычитателя, информационный выход которого соединен совторым информационным выходом устройства, второй информационный вход второго сумматора-вычитателя соединен с информационным выходом второгонычитателя, выход младшего разряда ведением аЬ вычитается суммируется) су-, постчпающим с выходакоммутиру лего, блока 24, значение(у - у- а; Ь"2 (1 ) свыхода сумматора-вычитателя 19, поступает на входсумматора-вычитателя 21, в которомв соответствии с а; суммируется (ны"читается) с х 2 (1, гоступанщимс выхода коммутирующего блока 25,значение: у - у а Ь 2 ф" ф+ х а2 ( ф)11 О с выхода суммматора-вычитателя 21поступает на вход сумматора-вычитателя 23, в котором в соответствиис Ь .суммируется (вычитается) .сх 2 ( , поступающим с выхода ком мутирующего блока 25, значение у;+д выхода сумматора-вычитателя 23 по.ступает на вход регистра 6 для хра.нения и на выход устройства 37.Затем процесс продолжается до 2 О набора заданного числа итераций,Эффективность изобретения заключается в сокращении времени интерпо- .ляции гармонического сигнала более,чем н два раза, при увеличении объема оборудования примерно в полторараза.третьего сдэигающего регистра соединен с первым информационным входомтретьего сумматора-вычитателя, информационный выход которого соединенс третьим информационным выходомустройства и с входом старшего разря.да третьего сдвигающего регистра,второй информационный вход третьегосумматора-эычитателя соединен с первым информационным входом угловойконстанты, разрядные выходы четвертого сдвигающего регистра соединены сгруппой информационных входов четвертого коммутирующего блока, о т л ич а ю щ е е с я тем, что, с целью.повышения быстродействия устройства, 15оно содержит пятый и шестой сдвигающие регистры, шестой, седьмой, восьмой, девятый коммутирующие блоки,четвертый, пятый, шестой, седьмой,восьмой и девятый сумматоры-вычитатели и элемент И, причем информационный выход первого коммутирующего блока соединен с первым информационным входом первого сумматора,информационный выход которого соединен с четвертым информационным выходом устройства и входом старшегоразряда первого сдвигающего регистра, выход младшего разряда четвертого сдвигающего регистра соединенс первым информационным входом четвертого сумматора-вычитателя, .второйинформационный вход которого соединен с информационным выходом четвертого коммутирующего блока, разрядныевыходы пятого сдвигающего регистрасоединены с группами информационныхвходов пятого и шестого коммутирующих .блоков, информационный выходшестого коммутирующего блока соединен со вторым информационным входом 40первого сумматора-вычитателя, информационный выход пятого коммутирующего блока соединен с первым информационным входом гторого вычитателя,второй ин 4 ормационный вход которого 45соединен с выходом младшего разрядапятого сдвигающего регистра, входстаршего разряда которого соединенс информационным выходом второгосумматора-вычитателя, выход младшего разряда шестого сдвигающего регистра соединен с первым информационВным входом пятого сумматора-вычитателя, второй информационный вход которого соединен с информационнымвыходом седьмого коммутирующего блока, разрядные выходы шестого и четвертого сдвигавших регистров соединены с группами информационных входов соответственно седьмого и восьмого коммутирующих блоков, информационные выходы четвертого и пятогосумматоров-вычитателей соединены спервыми информационными входами соответственно шестого и седьмого сумматоров-вычитателей, вторые информационные входы которых соединены спервыми информационными входами соответственно восьмого и д вятого сумматоров-вычитателей и информационнымивыходами соответственно девятого ивосьмого коммутирующих блоков, вторые информационные входы восьмогои девятого сумматоров-вычитателейсоединены с информационными выходамисоответственно шестого и седьмогосумматоров-вычитателей; информационные выходы восьмого и девятого сумматоров-вычитателей соединены соответственно с пятым и шестым информационными выходами устройства и свходами старших разрядов соответственно четвертОГо И шестого сдэигающих регистров, разрядные выходышестого сдэигающего регистра соединены с группами информационных входов девятого коммутирующего блока,знаковые входы первого, второго,шестого и седьмого сумматоров-вычитателей и первый вход элемента Исоединены с первым управляющим вхо.дом первого операнда устройства,знаковые входы третьего, восьмогои девятого сумматоров-вычитателейи второй вход элемента И соединенысо вторым управляющим входом второго операнда устройства, знаковыевходы четвертого и пятого сумматоров-вычитателей соединены с выходомэлемента И. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 697994, нл. С 06 Г 7/544, 1976.2. Авторское свидетельство СССРр 445042; кл, 6 06 Г 7/38, 19731003079 Составитель В. ВенцельВолкова Техред И.Тепер Корректор О. Б то илиал ППП "Патентф, г. Ужгород, ул. Проектная 554/32 Тираж 704 ВНИИПИ Росударственного комитпо делам иэобретений и отк 13035, Москва, Ж, Рауыская Подписноета СССРытийаб., д. 4/5