Обратимый п-разрядный сумматор

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(23) Приоритет -Опубликовано 070383. Бюллетень М 9Дата опубликования описания 07.0383. 51) М. Кп.з С Об Г 7/50 Государственный ксмитет СССР по делам изобретений и открытийКиевск ного Знамен авиации ена Трудо енеров гр оан Заявител 4) ОВРАТИМЬР 11-РАЗРЯДНЫЙ СУММАТОР х ира,слнесис оро из Изобретение относится к вычислительной технике и может использоваться в устройствах, предназначенных длавтоматизации экспериментов, в частности в таких случаях когда объектисследования. описывается некоторойсистемой уравнений и решается задачаопределения внешних воздействий, которым подвергается объект исследования.Известно устройство для суммирвания, содержащее комбинационныйи-разрядный сумматор и для обеспечения обратимости элемента НЕ, 2 п сум.маторов по модули два, т.е. по двасумматора в каждом разряде, первыевходы которых подключены к первойвходной шине слагаемых и к выходуэлемента НЕ своего разряда, выходыкомбинационного и-разрядного суммато.ра соединены поразрядно с третьимивходами полусумматоров и с входамиэлемента НЕ )13,Недостатком этого устройства является низкая устойчивость работы,обусловленная в первую очередь циклическим переносом из старшего разряда в младший, а также наличиемзамкнутых конту в в каждом разряде,организованных последовательно:оединенны нверторов, необратимого суммато и сумматора по модулю,кроме того ожнасть Функционирова 5 ния из-за бходимости заданияунФормации в тинных значениях и ееотрицаниях, а также представленияположительных чисел в прямом коде,а отрицательных - в обратчом,О Наиболее близким к изобретениюявляется устройство, содержащее вкаждом -м разряде (1 1, , и)одноразрядный двоичный сумматор,четыре сумматора по модулю два, триэлемента задержки и два элемента И) 2),Недостатком сумматора является относительно высокая сложность, обусловленная применением в каждом разряде одноразрядного сумматора, а такжеотносительно невысокое быстродействие,определяемое последовательной организацией переноса между разрядами,Целью изобретения является упрощение обратимого и-разрядного сумматора и увеличение его быстродействия.,5 поставленная цель достигаетсятемчто обратимый п-разрядный, сумматор, содержащий в каждом 1-м разряде 1 1. , и) четыре сумматора по модулю два, три элемента заО держки и два элемента И, причем пер-.вые входы первого и второго сумматоров по модулю два соединейы с выходами. первого и второго элементов задержки и шинами данного разряда первого и второго слагаемых обратимого и-разрядного сумматора соответствен но, входы первого и второго элементов задержки соединены с выходами третьего и четвертого сумматоров по модулю два и первыми входами первого и второго элементов И, вторые входы 10 первого и второго элементов И подключены к выходам второгб и первого сум- маторов по модулю два и к первым входам четвертого и третьего сумматоров по модулю два, вторые входы третьего 15 и четвертого сумматоров по модулю два. соединены с шиной суммы данного разряда обратимого и-разрядного сумматора и выходом третьегоэлемента задержки, каждый 1-й разряд обратимого и-разрядного сумматора содержит пятый, сумматор по модулю два, третий и четвертый элементы И и элемент ИЛИ, причем первые входы третьего и четвертого элементов И и вторые входы первого и второго сумматоров по модулю два соединены с выходом элемента ИЛИ (1-1)-го разряда обратимогО и-разряд ного сумматора, вторые входы третьего и четвертого элементов И подключены соответственно к шинам данного разряда первого и второго слагаемых обратимого и-разрядного сумматора, вход третьего элемента задержки со- единен 1 с выходом пятого сумматора по модулю два, входы которого подклю. ЗЗ ены к выходу первого сумматора по модулю два и ь,ине данного разряда второго слагаемого обратимого и-разрядного сумматора соответственно, выходы первого, второго, третьего 40 и четвертого элементов Й соединены с входами элемента ИЛИ.На чертеже представлена схема обратимого и-разрядного сумматора для случая, когда информация пред . ставлена и3 двоичными разрядами.Обратимый и-разрядный сумматор в каждом 1-м разряде содержит пять сумматоров 1-5 по модулю два, четыре элемента И 6-9, элемент ИЛИ 10, три элемента задержки 11-13, шину первого слагаемого 14, шину второго слагаемого 15( и .шину сумм 16., входы сумматоров 1 и 2 по модулю два каждого 1-го разряда обратимого п-раэ. рядного сумматора подключены к выходам элементовзадержки 11 и 12 и входным шинам первого 14 и втброго 15 слагаемых,.соответственно, выходы сумматоров 3 и по модулю два подклю- чены к входам первого и втОрого эле" 60 ментов задержки 11 и 12 и к входам первого и второго элементов б и 7, вторые входы которых подключены к выходам сумматоров 2 и,1 по модулю два и первым входам сумматоров 3 и 4 65 по модулю, два, вторые входы которых соединены с шиной суьвы 16 и с выходом элемента задержки 13. Выход элемента ИЛИ 10 каждого 1-го разряда обратимого и-разрядного сумматора подключен к входам сумматоров 1 и 2 по модулю два и элементов И 8 и 9 (1+1)-го разряда (1и). Входы элементов И 8 и 9. 1-го разряда обратимого и-разрядного сумматора подключены соответственно к шинам первого .14 и второго 15 слагаемых, а выход сумматора 5 по модулю два подключен к входу элемента задержки 13. Первый вход сумматора 5 по модулю два 1-го разряда обратимого п-разрядного сум-. матора соединен с выходом сумматора 1 по модулю два, второй вход - с шиной второго слагаемого 14, а входы элемента ИЛИ 10 подключены. к выходам элементов И 6-9,работу обратимого и-разрядного сумматора поясним на примере опредеч Г ления суммы 5а + ь . первой а щРи второй Ь5-а разности чисел 5 а Ь, представленных в разрядной форме:г и 2.4 1 ч и 3. ф 1 5 155 5 ) , а (.аа а,) Ь - 1 ЬЬ Ь.1.При этом в обратном и-разрядном сумматоре сумма реализуется на сумматорах 1 и 5 по модулю два, а эффект обратимости организуется с помощью применения в каждом разряде сумматоров 1-4 по модулю два, элементов 4-9, элемента ИЛИ 10 и трех элементов задержки 11-13, При подаче значе. ний .а и Ь 1 на шину первого слагаемого 14; и шину второго слагаемого 15;обратимого и-разрядного сумматора и после окончания переходного процесса на выходе сумматора 5.по модулю1два образуется значение 5 искомого вектора 5, при этом значение каждого ,1-го разряда 5 которого подается через элемент задержки 13 на входы сумматора 3 и 4 по модулю два, на выходах которых образуются .значения соответствующих разрядов 1,Ь векторов а и Ь. При подаче вычитаемого 5 на шину сумм 16 и вычитателя а - на шину первого слагаемого 14 , после окончания переходного процесса на выходе сумматора 4 по модулю два каждого 1 го разряда обратимого и-разрядного сумматора Образуется значение Ь век тора 5, которое через элемент задержки 13 подается на вторые входы сумматоров 2 и 5 по модулю два. При этом на выходе сумматоров 5 и 3 по модулю два образуются соответствен-, но значения 5 и а векторов 5 и а. При подаче вычитаемого 5 и вычитателя Ь на шину сумм 16; и соответст . венно шину второго слагаемого 15,после окончания гереходного процесса на выходе сумматора 3 по модулю два каждого 1-го разряда обратимого и-разрядного сумматора образуется значение а вектора М, которое через элемент задержки 11 подается на вход сумматора 1 по модулюдва 2, При этом на выходах сумматоров 5 и 4 по модулю дв образуются соответственном. значения 5 и Ь векторов 5 и Ь.Эффехт обратимости в обратимом п-разрядном сумматоре достигается путем моделирования в каждом разряде устройства системы логических уравнений( 0+ь.1 -"1, ,и фгде 9 знак, обозначающий операциюсложения по модулю два,р - значение переноса из (1- 1)-гов 1-й разряд.Использование в каждом 1-ом разряде обратимого и-разрядиого сумматора новых элементов - двух элементов И, сумматора по модулю два и элемента ИЛИ, а также введение новых связей между ними выгодно отличает данный сумматор от известного устройства, ЗО так как уменьшается количество необходимого электронного оборудования, Например, для построения 1-го разряда известного устройства необходимо четыре сумматора по модулю два и один 3 полный однородный двоичный сумматор, что эквивалентно двум сумматорам сло" жения по модулю два (в. соответствии с выражением 5 а Щ Ъ Е д) - всего шесть сумматоров по модулю два. Дпя 4 р построения 1-го разряда данного обратимого и-разрядного сумматора необходимо пять сумматоров по модулю два. Для органиэации переноса в известном необходимо один элемент ИЛИ, 45 пять элементов И (так как в необрати мом сумматоре перен 0 образуется по выражению "р3 Ь"ч 3 м Ьр) и три шины переноса. В предлагаемом обрати-мом сумматоре для организации переноса необходимо один элемент ИЛИ, четыре элемента И и одна шина переноса.Таким образом, для построения 1-го разряда предлагаемого обратимого сумматора,необходимо на один сумматор по модулю два, один элемент И и две шины переноса меньше.Кроме того, увеличивается быстродействие сумматора благодаря организации сквозного переноса с помощью 60 разряда обратимого двух элементов И . и элемента ИЛИ каждого 1-го разряда. обратимого п-разрядного сумматора. Формула изобретенияОбратимый о-разрядный сумматор,содержащий в каждом 1-м разряде(1 1и) четыре сумматора помодулю два, три элемента задержкии два элемента И, причем первые входы первого и второго сумматоров помодулю два соединены с выходами первого и второго элементов задержкии шинами данного разряда первого ивторого слагаемых обратимого и-разрядного сумматора соответственно,входы первого и второго элементовзадержки соединены с выходами третьего и четвертого сумматоров по модулюдва и первыми входами первого и вто- .рого элементов И соответственно,вторые входы первого и второго элементов И подключены к выходам второго и первого сумматоров по модулюдва и к первым входам четвертогои третьего сумматоров по модулю двасоответственно, вторые входы третьего и четвертого сумматоров по модулю два соединены с шиной суммыданного разряда обратимого и-разряд-ного сумматора н выходом третьегоэлемента задержки, о т л и ч а ющ и й с я тем, что, с целью упрощения и повышения быстродействия сумматора, каждый 1-й разряд обратимого .и-разрядного сумматора содержитпятый сумматор по модулю два, третийи четвертый элементы И и элемент ИЛИ,причем первые входы третьего и четвертого элементов И и вторЫе входыпервого и второго сумматоров по модулю два соединены с выходом элемента ИЛИ 1-1-го разряда обратимогои-разрядного сумматора, вторые входытретьего и .четвертого элементов Иподключены соответственно к шинамданного разряда первого и второгослагаеьюх обратимого и-разрядногосумматора, вход третьего элемента задержки соединен с выходом пятогосумматора по модулю два, вхрды которого подключены к выходу первогосумматора по модулю два и шине данного разряда второго слагаемого обратимого п-.разрядного сумматора соответственно, выходы первого, второго,третьего и четвертого элементов Исоединены с входами элементаИЛИ,Источники информации,принятые во внимание при экспертизе 1, Авторское свидетельство СССРР 514293, кл С 06 Е 7/50, 1977,2, Авторское свидетельство СССРно заявке 9 2792635/28-24,кл. 6 06 Р 7/50. 1979 (прототип).дак акаэ 1 Подписное Филиал ПП "Патент", г. Ужгород, ул. Проектна 4/32НИИПИ Гого дела035, Иос Тираж дарст изобр а, к 704енного комитета СССРтений и открытий5, Рауиская наб., д. ЭЪ МФл Ф 4