Цесин

Номер патента: 1372329

Опубликовано: 07.02.1988

Авторы: Запольский, Пронин, Рымарчук, Хамелянский, Цесин

МПК: G06F 13/10

Метки: каналами

...приведены второй блок 31 и блок 36сравнения, выдающий сигнал ошибки,Восстановление после сбоя рассчитано на перемежающиеся сбои, которыевызываются изменением таких факторов,как температура, изменение напряжениявторичных источником питания, помехии т,д. и заключаются в повторениисбойной микрокоманды, Для повторениянеобходимо иметь адрес сбойной микрокоманды и исходные операнды,В выбранной системе микрокомандчасть функций текущей микрокомандывыполняется в цикле следующей микрокоманды, Поэтому сбой каждой микрокоманды может в зависимости от еготипа фиксироваться в ее цикле или вследующем и запоминать информацию длясоздания контрольной точки для восстановления нужной для сбойной микрокоманды (ошибка типа 1) и предыдущей(типа 2), отсюда...

Номер патента: 1322298

Опубликовано: 07.07.1987

Авторы: Егорова, Карпейчик, Пронин, Цесин

МПК: G06F 13/00

Метки: ввода-вывода, каналов, оперативной, памятью, сопряжения

...9 формирования кода модификации по значению младших разрядов адреса данных, полученному от блока 7, и значению разрядов счета данных, полученному от коммутатора 2, вырабатывается код модификации. Код модификации выдается иэ блока 9 на выход 27 устройства и используется для модификации адреса данных и счета байтов, Эта модификация для встроенных каналов обычно выполняется н процессоре, для автономных каналов может выполнятьсян каналах.В блоке 9 младшие разряды адреса данных со связей 93-95 подаются на информационные входы дешифратора 29, младшие разряды счета со связей 68- 70 подаются на информационные входы дешифратора 30. Управление дешифратором 30 производит разряд счета, поступающий по связи 71. При счете больше или равном 8 сигнал со...

Номер патента: 1291992

Опубликовано: 23.02.1987

Авторы: Заблоцкий, Цесин

МПК: G06F 12/00

Метки: оперативной, памятью

...записи во время синхросигнала Т . 20Режим цЧтецие адреса" предназначен для считывания строк таблицы страниц, размещенной в блоке 7. Выбор строк накопителей 57-59 и 79 осуществляется также, как в режиме "За лись адреса", Считанная из накопителей 79, 57-59 информация подается на вход коммутатора 13 (при наличии потенциального сигнала на управляющем его входе, поступающем с выхо да 23) и затем - на вход регистра 3 во время синхросигнала Т с выхо 6да 24. С выхода регистра 3 информация поступает на выход 15. Режим сброса бита обращения используется управляющей программой операционной системы для определения частоты обращения к страницам, Во время сицхросигнала Т сигнал с выхода 24 поступает на вход блока 7, в результате 40 записывается...

Номер патента: 1246108

Опубликовано: 23.07.1986

Авторы: Асцатуров, Пронин, Хамелянский, Цесин

МПК: G06F 15/00

Метки: процессор

...сбое, запрещая дальнейший прием информации в регистр 44 путем блокировки элементов И группы 48. Сброс регистра 45 осуществляется по сигналу из блока 20 при удовлетво,рении запроса. Триггер 52 сбрасывается после сброса регистра 45. Сброс регистра 44, регистра 46 признаков и триггера 53 осуществляется микро- программно по дешифрации микрокода.Блок 20 презназначен для принудительной передачи управления микропрограммы обработки по вопросам от блока 19 или по запросам от каналов, поступающим по входу 43. Запросы45ется микропрограммно путем установкитриггера 70 блока 40,В блоке 11 хранятся программы,т.е.команды и операнды, в соответствии с 50 ющим буфером, в котором хранятсяоперанды, обрабатываемые в устройстве 7. В блоках 1 и 2 памяти...

Номер патента: 1191910

Опубликовано: 15.11.1985

Авторы: Костинский, Пронин, Хамелянский, Цесин

МПК: G06F 11/00

Метки: восстановления, процессора, работы

...серии синхросигналов осуществляется с помощью грущы элемен тов И 29. 5Узел 3 прерываний предназначендля принудительной передачи управления микропрограммам обработки особых случаев - сбоев. В случае сбояузлом 3 формируется запрос на микро- Опрограммное прерывание, который выдается в блок 2 микропрограммногоуправления. Кроме запроса в блок 2передается начальный адрес микропрограммы обработки сбоевПосле 15,удовлетворения запроса формируется сигнал, сбрасывающий источникзапросов - регистр 4.Устройство для восстановленияработы процессора работает следующим образом,При включении процессора всеего элементы приводятся в исходноесостояние. Так, при возбуждении входа 23 начальной установки устройства производится установка в нулевое состояние...

Номер патента: 1179342

Опубликовано: 15.09.1985

Авторы: Запольский, Пронин, Хамелянский, Цесин

МПК: G06F 11/00

Метки: восстановления, процессора, работы

...дешифрации соответствующей микрокоманды.В процессе выполнения диагностических процедур требуется имитировать ситуации, которые в режиме обработки команд являются запрещенными, например, ошибки блоков. Для этого генерируются специальные сигналы, поступающие по выходной шине 19 устройства в узлы и блоки процессора.Код диагностического воздействия формируется в блоке 1 локальной памяти и подается на второй выход коммутатора 4 при выполнении специальной микрокоманды. При дешифрации этой микрокоманды производится установка второго Р-триггера 7 в единичное состояние (фиг. 2) и требуемый код считывается из блока 1 локальной памяти и заносится в буферный регистр 2 по сигналу с выхода четвертого элемента И 13 через вход разрешения записи...

Номер патента: 1023336

Опубликовано: 15.06.1983

Авторы: Заблоцкий, Лопато, Пыхтин, Цесин

МПК: G06F 13/06

Метки: виртуальной, памятью

...открывает элемент И 147 блока 8, по сигналу с выхода 40 о которого производится запись логическогонуля в группы элементон памяти 60,61, бб и 67 блоков 9, а по сигналус выхода 434 элемента ИЛИ 179 блока 8 производится запись логическогонуля в группу элементов памяти 109блока 14. Сигнал с выхода 400 блока8 через элементы ИЛИ 194, 200 и 201узла управления занесением 78 каждого из блоков 9 поступает на управляющие входы групп элементов памяти 4060,61,66 и 67.Такие же действйявыполняютсядля каждой из и +1 ) строк группэлементов памяти блоков 9 и 14.К группам элементов памяти 66 и 67блоков 9 и к группе элементов памяти 109 блока 14, имеющим и -1 ) строк,обращение производится четыре разапо одному и тому же адресу,Во время выполнения...

Номер патента: 1003078

Опубликовано: 07.03.1983

Авторы: Цесин, Шостак

МПК: G06F 7/544

Метки: вычисления, квадратного, корня

...Уилкса с запоминающим устройством (блоками памяти) микрокоманд в виде двух матриц запоминающих элементов (фиг. 5) .Блок 3 управления предназначен для реализации алгоритма работы устройства для вычисления квадратного корня, граф-схема (ГСА) которого приведена на фиг. б. ГСА содержит вершины "1"-"9". На ГСА информация ыа выходах комбинационных узлов обозначена буквой А с соответствующей позицией, присвоенной комбинационному узлу.В блоке 3 управления первый 22 и второй 23 блоки памяти представляют собой постоянные запоминающие устройства (ПЗУ), выборка из которыхосуществляется путем возбуждения соответствующей шины. Первый блок 22памяти представляет собой накопительопределенных наборов управляющихсигналов. Выборка необходимого набора...

Номер патента: 966695

Опубликовано: 15.10.1982

Авторы: Заблоцкий, Цесин

МПК: G06F 9/36

Метки: адреса, адресов, дисках, логических, магнитных, памяти, трансляции

...выход второго сдвигающего 1 фрегистра соединен с первым входом блокаэлементов И, управляющие входы сдвигающих регистров, коммутатора и второй входблока элементов И являются третьим входом узла, вторым выходом которого явля-щются выход элемента ИЛИ, входы которого соединены с выходом посЛеднего элемента И и с выходами знакового разрядавычитателей, входы уменьшаемого которых соединены с выходами регистров, чет.двертым входом узла являются входы вычитаемого вычитателей,На фиг 1 приведена структурная схема устройства для трансляции логическихадресов в адреса памяти на магнитныхдисках; на фиг. 2 - структурная схемаблока назначения; на фиг. 3 - функциональпая схема генератора расстановки;на фиг. 4 - функциональная схема блокауправления; на...

Номер патента: 955076

Опубликовано: 30.08.1982

Авторы: Заблоцкий, Цесин

МПК: G06F 13/06

Метки: виртуальной, памятью

...6 местного управления, блоки 7 памяти страниц, 955076генератор 8 расстановки, блок 9 управлениязамещением, блок 10 коррекции, вход 11адреса оперативной памяти, вход 12 заданиярежима, синхровход 13, вход 14 заданиякода операции устройства, входы 15 - 23блока 6 местного управления, выходы 24 - 29блока 6 местного управления, вход 30 устройства, выход 31 блока входных регистров,выход 32 сигнала прерывания и информационный выход 33.Блок 1 входных регистров (фиг. 2) содер ожит регистр. логического адреса 34, вычитатель 35, группу 36 элементов И, выходы37 - 39 регистра 34 логического адреса, выходы 40 - 42 управляющего регистра 3.Блок 7 памяти страниц (фиг. 3) содержитгруппы 4352 элементов памяти, регист 15ры 53 и 54, дешифратор 55, элементы И...

Номер патента: 924703

Опубликовано: 30.04.1982

Авторы: Пронин, Цесин, Шостак

МПК: G06F 7/552

Метки: вычисления, квадратного, корня

...принципу, как это показано на фиг. 5. Он содержит К (и + 1) разрядных комбинационных сумматоров 30, сдвинутых друг относительно друга на один разряд, пер вый вход 31 каждого из которых соеди-, нен с выходом Формирователя 10, а второй вход 32 всех сумматоров, кроме первого, - с выходом значений п старших разрядов предыдущего сумматора 30 (для первого сумматора 30 на его вход 32 подается нуль), управляющий вход 33 каждого, сумматора 30 соединен с соответствующим разрядом, поступающим на первый вход блока 11 умножения с выхода коммутатора 8., выход последнего сумматора 30, а также выходы 34 младшего разряда всех остальных сумматоров 30 являются выходом блока 11 умножения, в котором реализован способ умножения с младших 45 разрядов....

Номер патента: 922727

Опубликовано: 23.04.1982

Авторы: Цесин, Шостак

МПК: G06F 7/38

Метки: арифметико-логическое

...соединен с выходом63; значения Функции И узла 4 формирования логических функций, значение 6 у поступает на выход узла 7селекции при наличии на втором прямом входе элемента И 42 управляющего сигнала 21, элемент И 43, первыйпрямой вход которого соединен с выходом Ту значения функции ИЛИ узла 4 формирования логических функцийзначение Т ; поступает на выход узла 7 при наличии на втором прямом входе элемента И 43 управляющего сигнала 23, элемент И 44, первый прямой вход которого соединен с выходом НЭ; значения функции Исключающее ЙЛИф узла 4 Формирования логических Функций, значение Н; поступает на выход узла 7 селекции при наличии на втором прямом входе элемента И 44 управляющего сигнала 25, выход Б значения суммы узла б по- тетрадного...

Номер патента: 903878

Опубликовано: 07.02.1982

Авторы: Заблоцкий, Лопато, Цесин

МПК: G06F 9/36

Метки: адресов, динамического, преобразования

...элемента ИЛИ соединен с выходом третьего элемента И, выход седьмого элемента ИЛИ соединен с пятым выходом блока и с первым входом восьмого элемента ИЛИ, выход четвертого элемента И соединен с третьим выходом блока, выход девятого элемента ИЛИ соеди" нен с четвертым выходом второй группы выходов блока, пятый выход второй группы выходов блока соеди,нен с первым входом первого элемента ИЛИ, первый и второй выходы седь" мого и девятого элементов ИЛИ соединены соответственно с первым и четвертым входами группы входов блока, второй вход восьмого элемента ИЛИ соединен с выходом девятого элемента И, выход пятого элемента ИЛИ соединен с шестым выходом блока, выход шестого элемента И соединен с седьмым выходом блока и с шестым выходом второй...

Номер патента: 857977

Опубликовано: 23.08.1981

Авторы: Цесин, Шостак

МПК: G06F 7/52

Метки: деления, чисел

...или его простого кратного, полученного путем соответствуюгцего сдвига. Коммутатор может быть реализован на элементах И - ИЛИ.На фиг, 3 представлена функциональная схема дешифратора 13 для случая Йф 4.Дешифратор 13 содержитузел 18 управле 20 ния выборкой делителя У, узел 29 управления выборкой двукратного делителя 2 У, узел 30 управления выборкой учетверенного делителя 4 У, узел 31 управления выборкой восьмикратного делителя 8 У и узел 32 управления выбор 25 кой произведения, сформированного на выходе блока 5 умножения. Каждый из этих узлов может быть реализован на элементах И - ИЛИ в соответствии со следующими логическими выражениями:1 Ч:1 ЧЪ ч 5 Ч 7 Ч 9 Ч 11 чЬ Ч 15 Ч(1 ИАО )ЭО или 1 Ч: 1 ЧчЦ 1 чЭ 1 ЧХ3:й ч 14 ч(Ъ,ЛО )4.:Р (...

Номер патента: 802962

Опубликовано: 07.02.1981

Авторы: Лысиков, Цесин, Шостак

МПК: G06F 7/52

Метки: деления

...(К + 3) старших разрядов делимого на (К + 3) старших разряда делителя, частного с избытком. Можно показать, что абсолютная погрешность (разность между значением частного, получаемым при делении и-разрядных чисел и значением частного, получаемым при делении усеченных (Е + 3)-разрядных чисел) при этом будет заключена в пределах 0 ( Ь (2-("-При этом значении к-разрядного частного, получаемого при делении усеченных чисел, может быть либо равно значению старших К разрядов частного, получаемых при делении и-разрядных чисел, либо меньше его на единицу младшего разряда с несом 2(в дальнейшем будем говорить соответственно о точном и неточном значениях к-разрядного частного на выходе шифратора б цифр частного), С помощью умножителей 7 и...

Номер патента: 789987

Опубликовано: 23.12.1980

Авторы: Запольский, Карпейчик, Пронин, Цесин

МПК: G06F 3/04

Метки: ввода, вывода, каналами, процессоров, сопряжения

...передача информации с третьего выхода предыдушего блока 1 связи через коммутатор 4 на третий вход последующего блока 1 связи.2. Обмен между процессором и группой каналов ввода-вывода, подключенной к блоку 1 связи другого процессора. Для переключения в такой режим работы управляющая системная программа, если ни один из процессоров системы не обменивается информацией с группой каналов ввода-вывода, подключенных к блоку 1 связи другого процессора, а также если нужная группа каналов не занята обменом информацией с соответствующим процессором, выдает команду одному из процессоров осуществить переключения в своем блоке 1 связи, а также в блоке 1 связи, к которому подключена нужная группа каналов, Для этого получивший команду процессор...

Номер патента: 732868

Опубликовано: 05.05.1980

Авторы: Лысиков, Цесин, Шостак

МПК: G06F 7/52

Метки: деления, п-раздельных, чисел

...матрицы взаичосвязанн-:.х50 55 сумматоров, Здесь также предполагаетсячто во всех вычитателях и сумматоре используются пели ускоренного формирования заема и переноса, Коммутатор 8 остатка может быть реализован на алемен тах И-ИЛИ.Устройство работает следующим о разом,По шинам 14 и 12 поступают в прямом коде без знака Г 1 -разрядные дели мое и делитель (для определенности предполагается, что система счисления двоичная), В счетчике 1 лринудптельного округления делителя производится добавление К ( К +2) старшим разрядам делителя единицы в их младший разряд. Этим самым устраняется возможность получения в шифраторе 6, в котором производится деление (К +2) старших разрядов делимого на (К+2) разряда делителя, частного с избытком на выходе...

Номер патента: 703808

Опубликовано: 15.12.1979

Авторы: Цесин, Шостак

МПК: G06F 7/38

Метки: арифметико-логическое

...поступающего на выход узла 11 поразрядной сепекиии при наличии на втором прямом входе алемента И 39 управляющего сигнала со входа 40, элемент И 41, прямой вход которого соединен с выходом, значения Н функции. "нскпючающее ИЛИ" узла 6 формирования логических функций, поступающего на выход узла 11 поразрядной селекции при наличии на втором прямом входе эпемента И 41,управпяюшего,сигнапа со входа 42, Выход значения Н функции "исключающее ИЛИ" узла 6 формирования логических функций соединен с инверсным входом апемента И 43 и с прямым входом апемента И 44. Выход С. узла 10 формирования внутритетрадных переносов соединен с прямым входом элемента И 43 и с инверсным входом элемента И 44.Выход значения Н функции искпючающее ИЛИ" узла 20...