Устройство для обработки информации о комплектовании партии деталей

) Заявлено 28,09.81 ( М. Кл.С 06 Р 15/46В 07 С 5/08 с присоединением заявки Гевуаа 3)прио бликовано 28,02 3. Бюллетень М 8 писания 02.03,83 УДК 681.32522 (083,8) в ееи ввив крит а опубликовани В. Подобрянский, А. Б. Кислицын, В, И. Воробьи А.И. Воробьевс 12) Авторы изобретения В,В.С(1 ) Заявител ровский политехнический и(54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ИНФОРМАЦИИ О КОМПЛЕКТОВАНИИ ПАРТИИ ДЕТАЛЕЙ Изобретение относится к вычислительной технике и может быть использовано для обработки информации при реализации технологичес".;сго процесса однопараметрического селективного комплектования деталей.Известно устройство для обработки информации о комплектовании партии деталей, содержащее агрегаты измерения, преобразователь аналоговых значений в цифровые, вычислительное устройство для оценки ожидаемых параметров, схему сравнения с .контрольными значениями, память на магнитных дисках, печатающее устройство Г 1.Данное устройство не позволяет оп тимальным образом комплектовагь паргии деталей.Наиболее близким к предлагаемому ло технической сущности является устро ство, содержащее элементы И и ИЛИ, счетчик, регистры, электропривод, вход которого подюпочен к первому выходу блока управления, а выходы соединены соответственно с входами блока селек-, ции и преобразователя числа оборотов в импульсы, выход которого соединен с первым входом блока управления, входы счетчика подключены к второму и третьему выходам блока управления и выходам датчика чисел, а выходы - к второму входу блока управления и одним входам элементов И, другие входы которых через, первые элементы ИЛИ соединены с выходами блока селекции, выходы пер вого регистра подключены к второму вы ходу блока управления и выходам элементов И, входы второго регистра сое динены с третьим и четвертым выходами блока управления, а выходы регистров через вторые элементы ИЛИ соединены с, модами блока индикации и непосредственно выход второго регистра - с й третьим входом блока управления, выхо 20ды элементов И подключены к четвертому.входу блока управления 2Недостатком известного устройства,является большое число механических О П И С А Н И Е (и)1 воиаИЗЬВРЕТЕН ИЯ1 О 013элементов и неоптимальное составление комплектов, что ведет к низкой надежности и большому объему незавершенного производства.Цель изобретения - повышение надежности и сокращение непроизводительных зазатрат времени.Поставленная цель достигается тем, что в устройство, содержащее счетчик, регистр, элементы И, ИЛИ, блок иивода 10 данных на печать, введены сумматор, четыре блока памяти, элементы задержки, переключатель, дешифратор, схема сравнения и генератор тактовых импульсов, первый выход которого соединен с первым входом первого элемента И, второй выходподключен к первым входам второго и третьего элементов И, третий выходподключен к первому входу четвертого элемента И, четвертый выход генератора тактовых импульсов соединен с первыми входами первого и второго элементов ИЛИ и с вторым входом третьего элемента И, вход первого элемента НЕ и вторые входы первого, второго и четвертого элементов И через переключатель соединены с источником питания, третий вход третьего элемента И соединен с выходом первого элемента НЕ, выход первого элемента И соединен с входами считывания с первого по четвертый блоков памяти, группы информациойгых входов первого и второго блоков памяти являются соответственно первой и второй группами информационных входов устрой 35 ства, выход второго элемента И подключен к первым входам пятого и шестого элементов И и к управляющему входу блока вывода данных на печать, выход третьего элемента И соединен с первыми входами третьего и четвертого элементов ИЛИ и с входами записи первого и второго блоков памяти, выход четвертого элемента И соединен с первыми входами седьмого и восьмого элементов И и с45 вторь 1 м входом второго элемента ИЛИ, выход которого подключен к счетному входу счетчика, выходы которого соединены с входами дешифратора и с первой группой входов схемы сравнения, выход которой соединен с вторым входом первого элемента ИЛИ, выход которого подключен к тактовому входу регистра, вторые входы шестого и седьмого элементов И и вход второго элемента НЕ подключены к выходу знакового разряда сумматора, выход второго элемента НЕ подключен к вторым входам пятого и восьмого элементов И, выход пятого эле 112 4мента И соединен с вторым входомтретьего элемента ИЛИ, выход шестогоэлемента И соединен с вторым входомчетвертого элемента ИЛИ, выход которогосоединен с входом первого элемента задержки и с первыми входами элементовИ первой группы, вторые входы которыхсоединены соответственно с выходамичетвертого блока памяти, выход третьегоэлемента ИЛИ соединен с входом второгоэлемента задержки и с первыми входамиэлементов И второй группы, ворые входы которых соединены соответственно свыходами третьего блока памяти, выходседьмого элемента И подключен к установочному входу четвертого блока памяти, выход восьмого элемента И соединен сс установочным входом третьего блокапамяти, вторая группа входов схемы сравнения соединена с выходами второгоблока памяти, установочные входы счетчика соедИнены соответственно с выходами первого блока памяти, выходы регистра подключены соответственно к управляющим входам первого, второго и третьего блоков памяти и к первой группевходов блока вывода данных на печать,."лходы дешяфратора подключены соответс;венно к управляющим входам четвертого блока памяти и к второй группе входовблока вывсда данных на печать, третьягруппа входов которого соединена с выходами элементов 1 ЛИ первой группы,входы которых соединены соответственнос выходами элементов И первой и второй групп, входы сумматора соединенысоответственно с выходами третьего ичетвертого блоков памяти, информационные выходы сумматора соединены соответственно с первыми входами элементовИЛИ второй и третьей групп, вторые входы элементов ИЛИ второй группы являются третьей группой информационных входов устройства, вторые входы элементовИЛИ третьей группы являются четвертойгруппой информационных входов устройства,информационные входы третьего блока памяти соединены соответственно с выходами элементов ИЛИ второй группы, входзаписи подключен к выходу первого элемента задержки, информационные входычетвертого блока памяти соединены соответственно с выходами элементов ИЛИтретьей группы, вход записи подключен квь:ходу второго элемента задержки,На фиг. 1 изображена схема устройства; на фиг. 2 - диаграмма, поясняющая принцип оптимального комплектования.Использование предлагаемого изобретения позволяет повь.сить адежность, . 5 10011Устройство содержит генератор 1 тактовых импульсов, блок 2 управления, блок 3 вывода данных на печать, блоки 4 - 7 памяти, сумматор 8, группы 9 и 10 элементов ИЛИ, элементы 11 и 12 задержки 5 группы 13 и 14 элементов И, группу 15 элементов ИЛИ, регистр 16, счетчик 17, дешифратор 18, схему 19 сравнения, элементы 20 - 28 ИЛИ, элементы 24 - 31 И, элементы 32 и 33 НЕ, узел 34 уп 1 О равления цифропечатью, цифропечать 35, переключатель 36, источник 37 питания, линии 38 и 39 связи.В блоке 4 памяти хранятся величины минимального допуска, в блоке 5 - вели 15 чины максимального допуска, в блоке 6- число деталей первого вида и в блоке 7 - число деталей второго вида.Работа устройства обработки информации о комплектовании партии деталей по- О ясняется фиг. 2. Каждая группа 1 деталей А имеет определенное количество деталей 01, аналогично каждая группа деталей В имеет определенное количество деталей Ь . Ограничения, накладывае мые на комплектацию, представлены выделенными ступенчатыми линиями и, верхняя граница, и - нижняя. В йри 1 г 11 иведенном случае ограничения линейныЕ, так как 11, -11,-п=со 1151, в общем случае и -и=Маг . КомплектацияВаХ гпмнпначинается с=1, где а; =10, которая может соединяться с деталями вида В по группам 1 =1 и 1 =2, в ка торых соответственно при Ь=2 и при зз=4 видно, что детали соберутся толь ко при Ь =10, где будет остаток, который используется при комплектации деталей о 1= 9. Таким образом, просматривается каждый столбец ав пределах 40 ограничений ьц и 11, , В рез 1 чьтате получаем оптимальную с точки зрения максимально возможного числа комплектов комплектовочную таблицу. На фиг. 2 это числа деталей, необходимых 45 для комплектования в пересечении строк и столбцов.Устройство работает следующим образом.Сначала производится загрузка блоков памяти. Для этого переключатель 36 устанавливается в такое положение, которое приводит к блокировке элементов И И 24 - 26 и разрешает работу элемента И 31. Генератор 1 формирует три тактовые последовательности, которые сдвинуты на треть периода по отношению друг к другу, и одиночные импульсы. Последние используются при вводе ии 12 Ьформации в устройство. При его наличии регистр 16 устанавливается в положение А 1, счетчик 17 - в такое, что на выходе дешифратора 18 будет выход В 1,.а тактовые импульсы, пройдя через схемы 31, 32 и 23, поступают на входы закиси блоков памяти, что приводит к записи информации, установленной на входах.Аналогично при повторном импульсе ТИ 4 произойдет запись данных по регистрам А 2, В 2 и т,д.При переводе переключателя в другое положение устройство переходит в режим обработки информации. Блокируется элемент И 31, производится установка в исходное состояние регистра 1 6 и счетчика 17 (установочные цепи не показаны). Тактовь 1 й импульс с элемента 24 производит считывание информации из регистров А 1, В 1 блоков 4 - 7. На сумматоре осуществляется вычитание с 1.1-и, если знак результата положителен, то сигнал знакового разряда блокирует элементы И 28 и 29 через элемент НЕ 32 н разрешает прохождение тактовых Импульсов через элементы И 27 и 30, Тактовый импульс второй последовательности, пройдя через элементы И 30 и ИЛИ 23, разрешает прохождение данных через элемент И 13 на элемент ИЛИ 15 и на вход узла 34 управления цифропечатью, Этот же импульс, пройдя через элемент 11 задержки, дает разрешение записи результата вычитания в регистр А 1 блока 6. Тактовый импульс третьей последовательности, пройдя через элемент И 27, произведет обнуление регистра В 1 блока 7 памяти и произведет добав ление единицы в счетчик 17. Если знак суммы отрицательный, то блокируются элементы И 27 и 30 и разрешается прохождение импульсов через элементы И 28 и 29. Дальнейшая работа устройства аналогична вышеизложенной с той разницей, что обнуляется соответствующий регистр А, результат суммы переписывается в регистр блока 7 памяти. Синхронно с этим происходит вывод на цифропечать 35. Увеличение счетчика 1 7 происходит до тех пор, пока содержимое счетчика не станет больше верхней границы допуска, что выявляет схема 1 9 сравнения н не дает сигнал на сдвиг регистра 16. Это приводит к анализу новой группы7 1 О 01 снизить объем незавершенного производства и ускорить процесс составления программы комплектования по сравнению с , известными устройствами в 3,5 5 раз, 5Формула изобретенияУстройство для обработки информации 10 о комплектовании партии деталей, содержащее счетчик, регистр, элемент И, ИЛИ блок вывода данных на печать, о т л и - чающееся тем, что, сцельюповышения надежности и сокращения непро изводительных затрат времени, в него введены сумматор, четыре блока памяти, элементы задержки, переключатель, дешифратор, схема сравнения и генератор тактовых импульсов, первый выход кото рого соединен с первым входом первого элемента И, второй выход подключен к первым входам второго и третьего элементов И, третий выход подключен к первому входу четвертого элемента И, чет вертый выход генератора тактовых импульсов соединен с первыми входами первого и второго элементов ИЛИ и с вторым входом третьего элемента И, вход первого элемента НЕ и вторые входы 50 первого, второго и четвертого элементов И через переключатель соединены с источником пиания, третий вход третьего элемента И соединен с выходом первого элемента НЕ, выход первого элемента И соединен с входами считывания с первого по четвертый блоков памяти, группы информационных входов первого и второго блоков памяти являются соответственно первой и второй группами информационных входов устройства, вь 1 ход второго элемента И подключен к первым входам пятого и шестого элементов И и к управляющему входу блока вывода данных на печать, выход третьего элемента И соединен с45 первЫми входами третьего и четвертого элементов ИЛИ и с входами записи первого и второго блоков памяти, выход четвертого элемента И соединен с первыми входами седьмого и восьмого элементэв И и с вторым входом второго эле 50 мента ИЛИ, выход которого подключен к счетному входу счетчика, выходы которого соединены с входами дешифратора и с первой группой входов схемы сравнения, выход которой соединен с вторым входом первого элемента ИЛИ, выход которого подключен к тактовому входу регистра, вторые входы шестого и седьмого элемен 112 8тов И и вход второго элемента НЕ подключены к выходу знакового разряда сумматора, выход второго элемента НЕ подключен к вторым входам пятого и восьмого элементов И, выход пятого элемента И соединен с вторым входом третьего элемента ИЛИ, выход шестого элемента И соединен с вторым входом четвертого элемента ИЛИ, выход которого соединен с входом первого элемента задержки и с первыми входами элементов И первой группы, вторые входы которых соединены соответственно с выходами четвертого блока памяти, выход третьего элемента ИЛИ соединен с входом второго элемента задержки и с первыми входами элементов И второй группы, вторые входы которых соединены соответственно с выходами третьего блока памяти, выход седьмого элемента И подключен к установочному входу четвертого блока памяти, выход восьмого элемента И соединен с установочным входом третьего блока памяти, вторая группа входов схемы сравнения соединена с выходами второго блока памяти, установочные входы счетчика соединены соответственно с выходами первого блока памяти, выходы регистра подключены соответственно к управляющим входам первого, второго и третьего блоков памяти и к первой группе входов блока вывода данных на печать, выходы дешифратора подключены соответственно к управляющим входам четвертого блока памяти и к второй группе входов блока вывода данных на печать, третья группа входов которого соединена с выходами элементов ИЛИ первой группы, входы которых соединены соответственно с выходами элементов И первой и второй групп, входы сумматора соединены соответственно с выходами третьего и четвертого блоков памяти, информационные выходы сумматора соединены соответственно с первы ми входами элементов ИЛИ второй группы ми входами элементов ИЛИ второй и треть ей групп, вторые входы элементов ИЛИ второй группы являются третьей группой информационных входов устройства, вторые входы элементов ИЛИ третьей группы являются четвертой группой информа ционных входов устройства, информацион-ные входы третьего блока памяти соединены соответственно с выходами элемен тов ИЛИ второй группы, вход записи подключен к выходу первого элемента задержки, информационные входы четвертого блока памяти соединены соответственно с выходами элементов ИЛИ третьей групИсточники информации,принятые во внимание при экспертизе9 1001112 10пы, вход эаписи подключен к выходу вто. Патент США % 346212,рого элемента эадеркки, кл. 6 06 Р 15/46, опублик. 1976.2. Авторское свидетельство СССРЖ 648975, кл. 6 06 Р 7 ЮО, 1977В (прототип), 1001112ное д. 4/5 шидл ППП Патент, г. Ужгород, ул. Проектная 398/57 Тираж ВНИИПИ Государственн по делам иэобрет 113035, Москва, Ж