Устройство для контроля блоков памяти

50 второй вход которого подключен к прямомувыходу второго триггера, прямой выход пер.вого триггера соединен с первым входом первого счетчика, выходы которого подключеныко входам первого индикатора, первого зле.мента ИЛИ и второго элемента И, инверсный.выход первого триггера соединен с. первымвходом третьего элемента И, второй вход которого подключен к выходу первого элементаИЛИ, а выход - к первому входу второгоэлемента ИЛИ, выход которого соединен спервым входом четвертого элемента И и уп.равляющим входом схемы сравнения, второйвход четвертого.элемента И подключен к вы.ходу второго элемента И; а выход - к единичному входч второго триггера, нулевой вхокоторого соединен с выходом третьего элемента ИЛИ, первый вход которого подключен квыходу элемента задержки, вход которого со.единен с выходом первого элемента И и пер.вым входом второго счетчика, выходы которого подключены ко входам второго индика.тора и одним из входов схемы сравнения, Одни из выходов которой соединены со входа.ми третьего индикатора, выходы первого ивторого счетчиков, выход второго элементаИЛИ и другие входы схемь сравнения являются соответственно адресными, информационными и управляющими выходами и входамиустройства, введены формирователи Одиночныхсигналов, третий и четвертый триггерыр четвертый элемент ИЛИ, пятый элемент И, блокиввода информации и переключатель, причемвыход первого формирователя одиночных сигналов подключен ко второму входу второгоэлемента ИЛИ, единичный вход третьего триггера соединен с выходом пятого элемента И,один из входов которого подключен к перво.му входу, а другие входы - к выходам второго счетчика, нулевой вход третьего триггера соединен с выходом второго формировате.ля Одиночных сигналов, со вторыми входамисчетчиков и третьего элемента ИЛИ, установочным входом первого триггера и первым вхо.дом четвертого элемента ИЛИ, второй входкоторого подключен к выходу третьего формирователя одиночных сигналов, а выход -к нулевому входу четвертого триггера, единичный вход которого соединен с другим выхо.дом схемы сравнения, прямые выходы третьего и четвертого триггеров подключены ковходам соответственно четвертого и пятого индикаторов, инверсные выходы - соответствен.но к первому и второму входам генераторасинхросигналов, выход которого соединен спервым входом переключателя, второй входкоторого соединен с шиной нулевого потенци.ала, а выход - со счетным входом первоготриттера, выходы первого и второго блоков ввода информации подключены соответственнок третьим входам первого и второго счетчи.ков,На чертеже изображена функциональнаясхема устройства,Устройство содержит первый 1, второй 2,и третий 3 формирователи одиночных сигна.лов, первый 4 и второй,5 счетчики, трате.ры б - 9 с первого по четвертый, генератор 10синхросигналов, переключатель 11, элементы И12-16 с первого по пятый, индикаторы 17-21с первого по пятый, схему 22 сравнении, первый 23 и второй 24 блоки ввода информации,элементы ИЛИ 25 - 28 с первого по четвертыйи элемент 29 задержки.Выход первого формирователя 1 подклю.чен ко второму входу элемента ИЛИ 26. Единичный вход триггера 8 соединен с выходомэлемента И 16, один из входов которого подключен. к первому входу, а другие входы -к выходам счетчика 5, Нулевой вход триттера 8 соединен с выходом формирователя 2,со вторыми входами счетчиков 4 и 5 и элемента ИЛИ 27, установочным входом тригге.ра 6 и первым входом элемента ИЛИ 28.Второй вход элемента ИЛИ 28 подключен квыходу формирователя 3, а выход - к нулевому входу триггера 9, единичный вход которого соединен с другим выходом схемы 22сравнения. Прямые выходы триггеров 8 и 9подключены ко входам соответственно индикаторов 20 и 21, а инверсные выходы - . соответственно к первому и второму входамгенератора 10 синхросигналов, выход которо.го соединен с первым входом переключателя11; Выходы блоков 23 и 24 ввода информа.дии подключены соответственно к третьим входам счетчиков 4 и 5,Вход, адресные, информационные и управляющий выходы устройства подключаются со.ответственно к выходу и соответствующимвходам контролируемого блока 30 памяти. Второй вход переключателя 11 соединен С шиной31 нулевого потенциала, а выход - со счет.ным входом первого триггера 6. Устройство работает следующим образом.Оператор.устанавливает устройство в исход ное состояние при помощи формирователя 2, единичный сигнал с выхода которого переводит триггеры би счетчики 4 и 5 в нуле вое состояние, Устройство работает в автомати. ческом и полуавтоматическом режимах.Для работы в автоматическом режиме опе. ратор переключателем 11 подключает выход генератора синхросигналов 10 к счетному входу триггера 6 и входу элемента И 12. Сигна лы "1" с инверсных выходов триггеров 8 и 9 разрешают работу генератора 10.894799 5Первый синхросигнал с выхода генератора 10 переводит триггер 6 в единичное состояние. ,Сигнал "1" с прямого выхода триггера 6 юписьвает в счетчик 4 число, являюще:ся кодом адреса, причем счет адресов начинается с едищщы.Второй счетчик 5 вырабатывает вектор контрольного теста, который поступает на информационные выходы устройства и записывается в линейку контролируемого блока 30 памяти но адресу, сформированному счетчи.ком 4.Следующий сигнал синхронизации с выхода генератора 10 переводит устройство в ре.жим считывания информации из блока 30 памяти и разрешает работу схемы 22 сравнения, В последней осуществляется поразрядное сравнение считанного из блока 30 памяти вектора информации с вектором контрольного теста, сформированного счетчиком 5. В случае несов- е падения на единичный вход триггера 9 с вы- . хода схемы 22 сравнения поступает сигнал, по которому прерывается работа генератора 10 ;синхросигнвлов и прекращается дальнейшая проверка блока 30 памяти. Одновременно ре эа зультат сравнения поступает на индикатор 19, Иццикатор 21 сигнализирует об остановке работы устройства. По индикатору 17 оператор определяет адрес неисправной линейки блока 30 памяти. Индикатор 18 показьвает вектор контрольного теста, по которому производилась проверка, Оператор определяет неисправную ячейку блока 30 памяти путем сравнения век. тора контрольного теста с вектором - резуль. татом сравнения, т,е. сравнивая показания индикаторов 18 и 19.Дпя возобновления работы устройства оператор запускает формирователь 3, Совпадение считанной из блока 30 памяти информации с контрольным тестом соответствует отсутствию неисправности. В этом случае по сигналу синхронизации устанавливается следующий адрес, по которому выполняется контроль (запись контрольного теста и считывание) следующей линейки блока 30 памяти на соответст 43 вие с установленным контрольным тестом.После проверки по всем адресам, формируемым счетчиком 4, подается команда, по которой устанавливается счетчиком 5 следующий вектор контрольного теста, и проверка возоб.Р 0 новляется, начиная с адреса первой линеики блока 30 памяти.По окончании проверки по всем контрольным тестам и всем адресам, т.е. при заполне.нии счетчиков 4 и 5, сигналы "1" с выходов счетчика 5 и элемента И 12 поступают на вхо И дь элемента И 16, в результате чего сигнал "1" с прямого выхода триггера 8 включает индикатор 20 (" Конец контроля") и блоки 6рует генератор 10, прекращая работу устрой. ства в автоматическом режиме.Для работы в полуавтоматическом режиме переключателем 11 счетный вход триггера 6 и вход элемента И 12 подключаются к шине нулевого потещиала, С помощью устройств ввода информации 23 и 24 оператор устанавливает в счетчиках 4 и 5 соответственно код адреса и вектор контрольного теста, по которым необходимо провести контроль блока 30 памяти, При помощи формирователя 1 подается сигнал, разрешающий считьвание из блока 30 памяти и сравнение считанной информации с контрольным кодом нри помощи схемы 22 сравнения, как и в автоматическом режиме. Оператор имеет возможность переключить работу устройства с одного режима на другой ва любом этапе контроля,Технико-экономическим преимушеством предлагаемого устройства является более высокая, по сравнению с известным, достоверность контроля Формула изобретения Устройство для контроля блоков памяти, содержащее генератор синхросигналов, тригге. ры, счетчики, схему сравнения, элементы И, элементы ИЛИ, индикаторы и элемент задержки, причем счетный вход первого триггера со. единен с первым входом первого элемента И, второй вход которого подключен к прямому выходу второго триггера, прямой выход первоо триггера соединен спервым входом первого счетчика, выходы которого подключены ко входам первого индикатора, первого элемента ИЛИ и второго элемента И, инверсный выход первого триггера соединен с первым входом третьего элемента И,второй вход которого подключен к выходу первого элемента ИЛИ, а выход - к первому входу второго элемента ИЛИ, выход которого соединен с первым входом четвертого элемента И и уп.равляюшим входом схемы сравнения, второи вход четвертого элемента И подключен к выходу второго элемента И, а выход - к еди. ничному входу второго трипера, нулевой вход которого соединен с выходом третьего элемента ИЛИ, первьв вход которого подклю. чен к выходу элемента задержки, вход которого соединен с выходом первого элемента И и первым входом второго счетчика, выходы которого подключены ко входам второго индикатора и одним из входов схемы сравнения, одни из выходов которой соединеш со входами третьего. индикатора, выходы первого и второго счетчиков, выход второго элемента ИЛИ и другие входы схемы сравнения являются соответственно адресными, информацион894799 Составитель Т. ЗайцеваТехред З.Фанта Корректор С, Щомак едактор В. Пи ленко Заказ 11500/83 64 Полписно В е а СССР 8нного комитетй и открытииРаушская на Тираж НИИПИ Государств по делам изобрет 13035, Москва, Ж, д, 4/ Филиал ППП "Патент", г. Ужгород, ул,пымн и управляющим выходами и входамиустройства, о т л и ч а ю щ е е с я тем,что, с целью ловыпения достоверности контроля, оно содержит формирователи одиночныхсигналов, третий и четвертый триггеры, четвер.тый элемент ИЛИ, пятый элемент И, блокиввода информации и переключатель, причемвыход первого формирователя одиночных сигналов подключен. ко второму входу второгоэлемента ИЛИ, единичный вход третьего триггера соединен с выходом пятого элемента И,один из входов которого подключен к первому входу, а другие входы - к выходам вто.рого счетчика, нулевой вход третьего триггерасоединен с выходом второго формирователяодиночных сигналов, со вторыми входамисчетчиков и третьего элемента ИЛИ, установочным входом первого триггера и первым входом четвертого элемента ИЛИ, второй входкоторого подключен к выходу третьего формирователя одиночных сигналов, а выход -к нулевому входу четвертого триггера, единичный вход которого соединен с другим выходом схемы сравнения, прямые выходьтретьего н четвертого триттеров подключены ко % входам соответственно четвертого и пятогоиндикаторов, инверсные выходы - соответственно к первому и второму входам генера.тора синхросигналов, выход которого соединен с первым входом переключателя, второй 16 вход которого соединен с шиной нулевого потенциала, а выход - со счетным входом первого триггера, выходы первого и второго бло.ков ввода информации подключены соответ.ственно к третьим входам первого и второго В счетчиков. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР Н 622176,кл. 6 11 С 29/00 1977. 2 е 2. Авторское свидетельство СССР йф 625249,кл. 6 11 С 29/00, 1977 (прототип).