Устройство для контроля оперативной памяти

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик р 11911626(22) Заявлено 67. 03. 80 с(21) 2893396/18-24 Р 1 М К з с присоединением заявки Мф 6 11 С 29/00(23) Приоритет ГосуйарственныИ комитет СССР ио делам изобретениИ и открытиИ г.327(088.8) Дата опубликования описания 070382 цВ.П.Андреев, А.Н.Пресняков,А,Н.Иванор и,В А.Коржев,е(54).УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ОПЕРАТИВНОЙ ПАМЯТИИзобретение относится к эапомина. ющим устройствам.Известно устройство для контроля оперативной памяти, в котором контроль осуществляется по тестовой" программе и результат выдается в Форме фГоден или Не годен 1, причем адрес и разряд сбоя определявт" ся по их значениям,записанным в оперативную часть сбоя (1).Недостатком этого устройства является низкое быстродействие.Наиболее близким техническим решением к изобретению является устрой- . ство для контроля оперативной.памя- . ти, содержащее. узел индикации, в котором индицируется инФормация о местонахождении неисправных модулей проверяемой памяти 2 .Недостатком этого устройства является низкое быстродейстйие, так как прн обнаружении сбоя работа устройства прерываетсяЦель изобретения - повышение быстродействия устройства за счет определения адресов неисправных модулей проверяемой памяти без прерываниятестовой программы.При этом накопитель целесообразно выполнить содержащим группы триг 2геров по числу дешиФраторов, причем.входы установки в единицу триггеров каждой группы подключены соответственно к адресным входам накопителя, а выходы - к соответствующим вйходам накопителя, .входы -установки в:.ноль .триггеров подключены к управляющему входу накопителя.10 . Поставленйая цель достигается тем,что в устройство для.контроля оперативной памяти,. содержащее блоки анализа адреса и блок индикации, причем входы первого и второго блоков анализа адреса.являются соответственно адресними и стробиррощими входами устройства, введенй дешиФраторы инакопитель, причем адресные входы на.копителя соединены соответственно с выходами дешиФраторов, а управляющий вход является управляющим входом устройства, выходи накопителя соедн=. неиы. соответственно со входами блока индикации, адресные входы дешиФраторов подключены соответственно к выходам первого блока анализа, а стробирующие входы - к выходам второго блока анализа адреса.Накопитель содержит группы триггеров по числу дешнФраторов, причем входы установки в единицу триггеровкаждой группы подключены соответственно к адресным входам накопителя,авыходы - к соответствующим выходамнакопителя, входы установки в нольтриггеров подключены к управляющемувходу накопителя.На чертеже изображена Функциональная схема предлагаемого устройства,Устройство содержит первый блок1 анализа адреса, предназначенныйдля анализа адреса неисправного моду- щля проверяемой памяти, второй блок2 анализа адреса, предназначенныйдля анализа номера разряда неисправного модуля, дешиФраторы 3,1-3.3,накопитель 4 и блок 5 индикации.На чертеже обозначены также адресные б и стробирующие 7 входы устройства, выходы 8 первого блока анализаадреса, выходы 9 второго блока анализа адреса и управляющий вход 10устрсйства. , 26входы первого 1.и второго 2 блоков анализа адреса являютея соответ"ственно .адресными б и стробирующими,7 входами устройства. Адресные входм.накопителя 4 соединены соответствеино с выходами двшиФраторов 3.1-3,3,а управляющий вход является управляющим входом 10 устройства,Выходы накопителя 4 соединены.соответственно ао входами блока 5 инднкации. Адресные входы дешиФраторов3.1-3,.3 подключены соответственно квыходам 8 первого блока 1 анализаадреса, а стробирующие входы - к вы-.ходам 9 второго блока 2 анализа адреса, при этом накопитель 4 выполненсодержащим группы триггеров 11.1-11.4,11.,5-11.8,11.9-11,12 по числудешиФраторов 3.1-3,3.Входы установки в единицу тригге- щров 11 каждой группы йодклвчены со"ответственно к адресным входам вако- .пителя 4, а выходык соответству-ющим выходам накопителя 4.Входы установки в ноль триггеров11 подключени к управляющему входу фнакопителя 4.. Колчество .тригтеров 11 групп на-копителя 4 соответствует максимальному. количеству модулей, содержащихся в проверяемой оперативной памяти.Устройство работает следующим образом.Адрес, по которому произошел сбойв контролируемой оперативной памяти,поступает на адресные входы б, ин- ЗФормация о неисправных разрядах - настробирующие входы 7 устройства.Первый блок 1. анализа адреса выявляет 1 строку, а второй блок 2анализа адреса - столбцыф проверяемой оперативной памяти, в которыхнаходятся неисправные модули.На адресные входы дешиФраторов3.1-3.3 подается код двух разрядовъдреса пронеряемой памяти с выходом 85 8 первого блока 1 анализа адреса.На стробирующие входы дешиФраторов 3.1-3,3 подаются собранные сигналы сбоев разрядов с выходов 9 второго блока 2 анализа адреса. Причем каждый иэ дешиФраторов 3.1-3.3,стробируемый сигналами сбоев разрядов,соответствует своему столбцу модулей, проверяемой оперативной памяти. Каждый триггер 11 групп накопителя 4соответствует своему модулю проверяемой памяти.Перед началом проверки необходимо установить в нулевое состояние триггеры 11 групп накопителя 4, для чего нужно подать сигнал обнуления накопителя 4 на управляющий вход 10 устройства. При проверке. памяти в случае сбоя, допустим 1-го модуля (в каком-либо разряде сОр .по 11 р), на адресные входы дейиФраторов 3. 1- 3.3, тищавтся код старших разрядов адреса, по которому пфжзошел сбой, а стробируЮЩйй вход.одного ИЗ дешиФраторов, например 31 подается стробируМЫий, собранна. сигнал сбоев разрядов (с О Мб 11 разряды),ъС въаода этого деМйфратора,3,1. прощается сигнал. установки в едйницу Фрответствующего триггера 11,1 руппы,который переходит в единичноесФстФ.янке, а устройство:без. остановки:тй"должает свою рабЬту,:.,Жслк:.:.Е;эа дальнейшей проверки произвел оайввФе":- мвнный сбой, дооуСтим в; 1-ом "м 2-:ОМ модуле. проверяейойпамяти вхорбй блок 2.анализа .адрон.вирабатыиает два стробирующйхсвгнаЛа сбоЕв.каво- рые поступают на. стРОбиР 7 мщй 6 эхщМ " двух дегггиФреторов, например 31 и Зе 2, с виходов кОтощО пбдагэтся сйгйалй установки в едйййцу одним йз триггеров,двух:груйп йайрймер триггеров 11,1 и .11, соответетвенйо, триггер второй групии переходнт из нулевого. состоявшая в единичное, а .триггер 11;1 йервой группы остается в единичноМ состоянии, т.е. подтверждается его единичкое состояайе.Аналогично Фиксируется инФормация о сбоях в модулях проверяемой памяти во всех триггерах 11.1-11,12 групп накопителя 4. После оКончания отработки программы контроля результаты контроля эаФиксировани в. триггерах 11.1-11.12 накопителя 4, а блок 5 индикации индицирует номера неисправных модулей проверяемой памяти.Технико-.экономическое преимущество описываемого устройства заключается в его более высоком, по сравнению с известным, быстродействием,достигаемом за счет того, что устройство не прерывает свою работу при обнаружении сбоя в контролируемой оперативной памяти.Т Государстве елам изобре ква, Ж,5 иал ППП Патентф, г.ужгород, ул. Проектная, 4 1. Устройство для контроля .оперативной памяти, содержащее блоки анализа адреса н блок индикации,причем входы первого и второго блоков анализа адреса являются соответственно адресными и стробирующими входами устройства о т ли ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит дешифраторы и накопитель, причем адресные входы накопителя соединены соответственно с выходами дешифраторов, а управляющий вход является, управляющим входом устройства, выходы накопителя соединены соответственно со входами блока индикации, адресные входы дешифраторов подключены соответственно к выходам первого блаха анализа адреса, а стробирукв 1 ие входы " к выходам второго блока анализаадреса.2. Устройство по п.1, о т л ич а ю щ е е с я тем, что накопителЬсодержитгруппы триггеров по чисз лу дешифраторов, причем входы установки в единицу триггеров каждойгруппы подключены соответственно кадресным входам накопителя, а выходы - к соответствующим выходам на копителя, входы установки в нольтриггеров подключены к управляющемувходу накопителя. Источники информации,принятые во внимание при вкспер-.изе 3 1. Авторское свидетельство СССР Ю 584338, кл. 0 11 С 29(00, 1977. 2. Авторское свидетельство СССР В 625249, кл, 0 11 С 2900, 1978(про" тотип),