Устройство для защиты памяти
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОП ИСАНИВИЗОВРЕТВН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 918974 Союз Советск ихСоциалистическиеРеспубпик(22) Заявлено 21,08. 80 (2 ) 2974751/18-24с прнсоедннениеее заявки ЭВ -(5)М. Кл. Я 11 С 29/00 еаауАарстаеааыа енитет СССР ао аеааи изобретений и открытий(088. 8) Дата опубликования описания 07.0482(71) Заявитель Ом 154) УСТРОЙСТВО ДЛЯ ЗАЩИТЫ ПАМЯТИ Изобретение относится к запоминающим устройствам и может быть использовано, в частности, в информационно-управлявщих системах, работающих в режиме реального масшта" ба времени.Известно устройство для защити памяти, содержащее граничные регистры и компараторы для сравнения кода исполнительного адреса с кодами адресов, установленными в этих регистрах 11.Недостатком этого устройства является невысокая надежность.Наиболее близким техническим ре" шением к предлагаемому является устройство для защиты памяти, содержащее дешифратор адресов зон, блоки сравнения, соответствующие им пары элементов И, регистр и дешифратор признака обращения и два элемента ИПИ, причем выходы дешифратора адресов зон подключены ко входам блоков сравнения, выходы которых соединены с первыми входами элементовИ, вторые входы элементов И соединены попарно с соответствующими выходами дешифратора признака обращения, вход которого подключен к выходу регистра признака обращения,выходы всех элементов И соединеныс соответствующими входами первогои второго элементов ИЛИ 21,Недостатком этого устройства яв 10ляется невысокая надежность, таккак оно не позволяет. создавать защищаемые поля памяти различной конфигурации, а также требует избыточного объема памяти для размещения15программ,Цель изобретения - повышение надежности устройства,Укаэанная цель достигается тем,20что в устройство для защиты памяти,содержащее дешифратор кодов стра-ниц, регистр кодов-защиты страниц,элемент ИЛИ и первую группу элементов И, причем выходы дешифратора кодов страниц подключены соответственно к первым входам элементов И первый группы, вторые входы которых соединены соответственна с выходами регистра кодов защиты страниц, входдешифратора кодов страниц и выходэлемента ИЛИ являются соответственно первым входо и выходом устройства, введены дешифратор кодов абзацев и дешифратор кодов строк, входы которых являются соответственновторым и третьим входами устройства,регистры кодов защиты абзацев,регистры кодов защиты строк, вторуюи третью группы элементов И и группу элементов ИЛИ, причем выходы дешифратора кодов абзацев соединеныс первыми входами соответствующихэлементов И второй группы, вторыевходы которых подключены к выходамсоответствующих элементов И первойгруппы, а третьи входы - к выходамсоответствующих регистров кодов защиты абзацев, выходы дешифратора кодов страниц соединены с первыми входами соответствующих элементов.И третьей группы, вторые входы которыхподключены к выходам соответствующих элементов И второй группы, а тре.тьи входы - к выходам соответствую.щих регистров кодов защиты строк,входы элементов ИЛИ группы соединенысоответственно с выходами элементовИ третьей группы, а выходы элементов ИЛИ группы подключеньь соответственно ко вхОдам элемента ИЛИ. На чертеже изображена структурнаясхема предлагаемого устройства длязащиты памяти объемом, например, вчетыре страницы по четыре абзаца вкаждой и по четыре строки в каждомабзаце.Устройство содержит дешифратор1 кодов страниц, дешифратор 2,кодовабзацев, дешифратор 3 кодов строк,регистр 4 кодов защиты страниц, элементы И 5 первой группы, логическиеблоки 6, содержащие элементы И 7второй группы и регистры 8 кодов защиты абзацев, логические блоки, 9, садержащие элементы ИЛИ 10 группь 1,регистры 11 кодов защиты строк и элементы И 12 третьей группы, и элементИЛИ 13.Устройство работает следующим об"разом,Устройство выполняет аппаратурнымпутем проверку исполнительных адре 20 30старшие разряды адреса поступают на .вход дешифратора 1, средние разрядына выходе этого элемента Ипоявится сигнал, который поступит на вторые входы всех соответствующих элементов И 12. На третий вход одногоиз этих элементов И 12 поступаетрасшифрованный код строки с выходадешифратора 3. Если соответствующийразряд, регистра 11, который соединенс третьим входом этого элемента И 12,35 40 45 сов на совпадениеих сразрешенными адресами. Для каждой программы с целью обеспечения доступа только к выделенным ей участкам памяти - страницам, абзацам, строкам - управляющей программой Формируются коды защиты этих участков. Перед началом выполнения очередной программы сформированные пози" ционные коды защиты заносятся в соответствующие регистры,4, 8 и 11 кодов защиты страниц, абзацев и строк. За каждым разрядом этих регистров4, 8 и 11 закрепляются соответствующие страницы, абзацы и строки защищаемой памяти. В соответствии с общепринятым принципом защиты, согласно которому разрешения должны преобладать над запретами, исходным состоянием всех:ре"гистров 4, 8 и 11 является нулевое.Это значит, что нулевому состояниюразряда регистра 4 соответствует разрешение обращаться к соответствующей странице, единичному - запрещение, Аналогичные рассуждения относятся к регистрам 8 и 1,Исполнительный адрес поступает навходы дешифраторов 1, 2 и 3, причем на вход дешифратора 2 н младшие разряды в ,на вход дещифратора 3. Расшифрованный код страницы с выхода дешифратора 1 поступает на первый вход одного из элементов И 5. Ес" ли соответствующий разряд регистра 4, выход которого подключен ко второму входу этого же элемента И 5, находится в нулевом состоянии, то на выходе этого элемента И 5 появится сигнал, который иоступит во вторые входы всех соответствующих элементов И 7. На первый вход одного из этих элементов И 7 поступает расшифрованный код абзаца с выхода дешифратора 2. Если соответствующий разряд регистра 8,который соединен с третьим входом этого элемента И 7, находится в нулевом состоянии, то5 91 находится в нулевом состоянии, то на выходе этого элемента И 12 появится сигнал, который поступит на один из входов соответствующего элемента ИЛИ О, а с его выхода - на вход элемента ИЛИ 13 и затеи пройдет на выход устройства как. сигнал разрешения на обращение к памяти по дан" ному исполнительному ддресу.Таким образом, сигнал разрешения сформируется только при совпадении всех трех расшифрованных дешифраторами 1, 2 и 3 кодов страницы, абзаца и строки с нулевыми состояниями соответствующих разрядов регистров 4, 8 и 11. В противном случае сигнал разрешения будет отсутствовать, что и явится признаком несанкционированного обращения в память по данному адресу.Технико-экономические преимущества предлагаемого устройства по сравнению с известным заключаются в повышении надежности устройства и обеспечении сокращения объема защищаемой памяти, необходимого для размещения программ защиты. Источники информации,35принятые во внимание при экспертизе1. Патент ВеликобританииУ 1282 б 28, кл, 64 А, опублик. 1972.2, Авторское свидетельство СССР40 ф 552641 ф кл. 6 11 С 2900, 1977(прототип). 2 Формула изобретения Устройство для защиты памяти, содержащее дешифратор кодов страниц, регистр кодов защиты страниц, элемент ИЛИ и первую группу элементов И, причем выходы дешифратора кодов страниц подключены соответственно к первым входам элементов И первой группы, вторые входы которых соединены соответственно. с выходамй регистра кодов защиты страниц, вход:. де 8974 6шифратора кодов страниц и выход элемента ИЛИ являются соответственнопервым входом и выходом устройства,о т л и ч а ю щ е е с я тем, что,с цель повышения надежности устройства, оно содержит дешифратор кодовабзацев и дешифратор кодов строк, входы которых являются соответственновторым и третьим входами устройства, 10 регистры кодов защиты абзацев, регистры кодов защиты строк, вторую итретью группы элементов И и группуэлементов ИЛИ, причем выходы дешифратора кодов абзацев соединены с 15 первыми входами соответствующих элементов И второй группы, вторые входы которых подключены к выходам соответствующих элементов И первойгруппы, а третьи входы - к выходам 20 соответствующих регистров кодов защиты абзацев, выходы дешифратора кодов страниц соединены с первыми входами соответствующих элементов И тре"тьей группы, вторые входы которых р 5 подключены к выходам соответствующихэлементов И второй группы, а третьивходы - к выходам соответствующихрегистров кодов защиты строк, входыэлементов ИЛИ группы соединены соЗ 0 ответственно с выходами элементовИ третьей группы, а выходы элементовИЛИ,группы подключе 1,ы соответственно к входам элемента ИЛИ.Составитель Т,ЗайцеваРедактор М,Ткач Техред И. Гайду орректор М.Пожо Заказ 45 лиал ППП Патент, г. Ужгород, ул, Проектная 34 Тираж б 24 ВНИИПИ Государственного по делам изобретений и13035, Москва, )1-35, Р
СмотретьЗаявка
2974751, 21.08.1980
ПРЕДПРИЯТИЕ ПЯ Г-4677
БОРИСОВ ИГОРЬ БОРИСОВИЧ, ВОРОНИН ГЕННАДИЙ ПЕТРОВИЧ, КОРБАШОВ ЮРИЙ МИХАЙЛОВИЧ, ХЕТАГУРОВ ЯРОСЛАВ АФАНАСЬЕВИЧ
МПК / Метки
МПК: G11C 29/00
Опубликовано: 07.04.1982
Код ссылки
<a href="https://patents.su/4-918974-ustrojjstvo-dlya-zashhity-pamyati.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для защиты памяти</a>
Предыдущий патент: Устройство для управления аппаратом магнитной записи воспроизведения
Следующий патент: Устройство для контроля блоков памяти
Случайный патент: Поворотный стол с механизмом зажима приспособления-спутника