G06F 13/06 — G06F 13/06

Номер патента: 491952

Опубликовано: 15.11.1975

Авторы: Вероцкий, Погребинский

МПК: G06F 13/06

Метки: информацией, между, обмена, оперативной, памятью, процессором

...нулю, производится выдачазаписываемого слова на выходы первого блока переключения 20 первой ступени коммутации 18, если равен единице - на выходы второго блока переключения 21 первой ступеникоммутации 18; аналогично в соответствиисо значением следующего двоичного разрядаадреса записываемое слово поступает начьтходьт одного из блоков переключения второй ступени коммутации 19 и принимается вгребуемьтй буферный регистр памяти 4, 5, 6или 7, после чего происходит его запись в модуль памяти 1 или 2, при этом остальные трии-разрядных символа, хранящиеся в физической ячейке памяти, к которой произошло обращение, остаются без изменения, т. е. в этихчастях ячейки производится чтение, и считанные символы принимаются в соответствующие буферные...

Номер патента: 556444

Опубликовано: 30.04.1977

Авторы: Гущенсков, Запольский, Самарский

МПК: G06F 13/06

Метки: обращением, памяти

...распределителя, выход которого соединен с вторым входом распределителя 2. 11 ри этом сигнал с выхода распределителя поступает на третий вход узла управления пуском распределителя и сбрасывает его выход. Таким образом обеспечивается однократность развертки. В конце текущего цикла при отсутствии условий останова синхронизации узел управления пуском распределителя инициирует отработку очередного цикла. При наличии условий останова запуск синхронизации блокируется, причем последующий пуск тактируется сигналами генератора 3 и время останова кратно циклу генератора, который существенно меньше цикла синхронизации.В узле задержки 5 формируется временная развертка памяти. Запуск временной развертки осуществляется по входу узла задержки,...

Номер патента: 557364

Опубликовано: 05.05.1977

Авторы: Бабаян, Крыленко, Петрушин, Сахин, Типалин

МПК: G06F 13/06

Метки: базовых, коррекции, памяти, распределении, регистров, стековом

...й индикатор записывается 1. На ком мутатор 9 поступают сигнал сравнения адресов из блока 6, сигнал сравнения номерауровня запускающей подпрограммы и содержимого счетчика номера уровня, а такжесодержимое индикатора, При наличии сигна- Мла совпадения адресов и сигнала о том,что содержимое счетчика номера уровняменьше номера уровня запускающей процедуры из блока 6, процесс коррекции прекращается. Если содержимое счетчика номе 4ра уровня оказывается больше, то оно опятьуменьшается на 1 и по полученному адресуопрашивается ячейка индикатора, Если в нейзаписана 1, то происходит снова уменьшениесчетчика и опрос индикатора до тех пор,пока содержимое счетчика не станет равнономеру уровня запускающей подпрограммы.Тогда по содержимому регистра...

Номер патента: 557365

Опубликовано: 05.05.1977

Авторы: Бабаян, Крыленко, Петрушин, Сахин, Типалин

МПК: G06F 13/06

Метки: базовых, коррекции, регистров

...массивов,обьявленных в данной подпрограмме. Послеприема Дескриптора пачки на регистр 1 запускается формирователь 9 для выработкиуправли-,ших сигналов, необходимых при выполнении коррекции во время запуска фортрановской подпрограммы. Размер пачки опиО 4сателей иэ регистра 1 приема переписывается в счетчик 10. По адресу, содержащемуся в Дескрипторе пачки, через блок 3 и регистр 8 запрашивается первый описатель массива, После приема описателя на регистр 1 он переписывается в счетчиклексического уровня, содержимое счетчика лексического уровня и счетчика 10 уменьшается на 1. Затем адрес пачки из блока 3 увеличивается в арифметическом блоке 5 на 1 и считывается следующий описатель с последующей записью его в очередной базовый регистр и...

Номер патента: 582513

Опубликовано: 30.11.1977

Автор: Хельмут

МПК: G06F 13/06

Метки: запоминающее

...и независимыхрегистров 6 и 7 адресов слов. Регистры 4 и 5адресов разрядов выполнены в виде реверсивных счетчиков. При поступлении информацийна вход 8 последовательного ввода адресовслов содержимое регистров б или 7 адресовслов сдвигается. Содержимое старших разрядов поступает на выход 9 последовательноговывода адресов слов. Регистр 6 позволяет независимо от регистра 7 осуществлять адресование первых слов поля 1 памяти. Блоки 2и 3 логических элементов подключают выходырегистров 4 или 5 адресов разрядов и соответственно регистров 6 или 7 адресов слов кадресным входам поля 1 памяти.Значения сигналов на входах 12 и 13 управляют этим подключением,Опишем передачу слова из произвольногоразряда поля 1 памяти, адрес слова которогостоит в регистре...

Номер патента: 640299

Опубликовано: 30.12.1978

Авторы: Киликиди, Муравицкий, Новичков, Палецкий

МПК: G06F 13/06

Метки: дискретной, информации, передачи

...блока управления 1, другие выходы которого и входы соединены соответственно с блоком 5 выбора зон накопителя иблоком сравнения 4, подключенныхт к блоку выбора зон накопителя.640299 1 Составитель В. ГордановаЛевитов Тсхред А. Камышникова Корректоры: Л. Корогоди Л, Брахнина сдан го Подписноекрытий аказ 2723 4 Цзд в 732 Тирак 799 1 ПО Государственного комитета СССР по делам изобретений и 113035, Москва, Ж, Раушская наб., д. 4/5 Типография,апунова,11 рсдлагаемос устройство работает следующим образом,В процессе считывания информации с накопителя 2 блок управления 1 вкл 1 о аетдешифратор 3 и он принимает из накопителя 2 соответствующее число блоков информации. Число блоков информации, принимаемых дсшифратором 3 из накопителя 2, зависит...

Номер патента: 641454

Опубликовано: 05.01.1979

Авторы: Новизенцев, Сердюкова, Сухих, Тяпкин

МПК: G06F 13/06

Метки: обращением, оперативную, память

...соединены соответственно с выходами блока приоритетного выбора запросов, а выходы - подключены к первым входам блока приоритетного выбора запросов и блоке управления приемом запросов, вторые входы которых соединены соответственно со вторым выходом регистра обращения к памяти и с выходами узлов ответа, выход дешифратора соединен с соответствующими входами элементов И третьей группы.Схема устройства представлена на чертеже, где обозначено: регистр обращения к памяти 1; адресные регистры 2; группа элементов И для выдачи кода адреса обра.щения в ОП 3; кабели связи процессора с ОП 4; группа элем.нтов И для приема кода в буфер запросов 5; блок .хранения очереди запросов 6; группа элементов И для приема на регистр выдачи 7; регистр выдачи 8;...

Номер патента: 643878

Опубликовано: 25.01.1979

Авторы: Король, Псарев, Пшеничный, Тищенко

МПК: G06F 13/06

Метки: арифметического, запоминающего, связи, устройств

...соответственно арифметическое устройство изапоминавмцее устройство, позицией 12 первая группа адресных выходов устройства, позицией 13 - вторая группеадресных выходов устройства, позицией14 - группа адресных входов устройства, позицией 15 - группа информационных выходов, позициями 16, 17 - групцы информационных входов устройства.Устройство работает следукицим образом.Вся память запоминающего устройства (ЗУ) 11 делится на массивы (поадресам) и зоны (по разрядам информации), Выбор массива определяется состоянием регистра 7, управляющим старшими разрядами адреса запоминающегоустройства 11, и состоянием регистра6, который управляет зоной информации,Весь массив адресов, формируемыхарифметическим устройством (АУ) 10разделяется на двв....

Номер патента: 646335

Опубликовано: 05.02.1979

Автор: Мамонов

МПК: G06F 13/06

Метки: запоминающее

...составляет процесс накопления). -Шины 20-21 предназначены дпя 25внешних связей: вина 20 используетсядля передачи сигналов .о прекращениидальнейшего накопления в связи с,переполнением того или иного канала ассоциатцвного накопителя 8, вследствиечего очередное заполнение соответствующего канала накопителя 2 не можетсопровождаться передачей адреса с регистра 1 в качестве дескриптора, Назначение вины 20 аналогично н в случае 35когда все адреса ассоциативного накопителя 8 заняты, и дпя дескриптора нарегистре 14 не находится места: в результате также вырабатывается сигнал 40оствнова накопления. Шины 21. и 22предназначены для выдачи информации,накопленной в накопителе 8 устройства,вместе с выдачей одноименных данныхиз накопителя 2 в другие...

Номер патента: 690486

Опубликовано: 05.10.1979

Авторы: Арлазаров, Варпаховский, Волков, Годунов, Дагурова, Емельянов, Золотухина, Лихонинский, Лысиков, Макаров, Сорокин

МПК: G06F 13/06

Метки: выборкой, запоминающее, содержимому

...подаваемьв на адресгпге входы полей памяти 1 - 1, увеличивается на единицу на каждый импульс гегератора 12, г ца блоки сравнения 2 - 2 гподаются очередные слова, выбираемые из полей памяти 1 - 1 л. На блоки сравнения 2 - 2 юл подаотея также данные из регистра признака 3. При совпадеции данных, хранимых в регистре признака 3 о 35 И 25 3. и слова, хранимого в полях памяти 1 - е блоки сравнения 2 - 2 гвьрабатгвак)т сиггалы сонгадеия, которые проходят через элементы ИЛИ 4- 4, объединяются элементом И 13, затем проходят элемент ИЛИ 6 и подаются ца вход элемента И 17,прекращая подачу импульсов от генератора 2 к счетчику адреса 8. В режиме поиска возможно маскирование. Например, можно замаскировать сигналы от блоков сравнения 2 - 2 юь подав...

Номер патента: 696467

Опубликовано: 05.11.1979

Авторы: Лазарев, Муртазин

МПК: G06F 13/06

Метки: информации, многоканальное, регистрации

...интервалу коммутатора 7 каналов и формирует интервал разрешения регистрации ивормацни первого канала записи, т. е, подготовка к регистрации первым каналом производится во второй канальный интервал. Из каждого импульса датчика 5 скоросж движения бумаги второй элемент И 9 формирует только один импульс. С приходом пер- вого импульса сопровождения на выходе синхронизатора 4 формируется импульс разрешения преобразования и регистрации информации первым каналом, записи. Указанный импульс.поступает на первые входы первого и второго элементов И 8,К Импульс,с выхода второго элемента И 9 изменяет на единицу состояние счетчика 3 номера строк разложения, а по канальному синхроимпульсу первого канала записи с вйхода первого элемента И 8 импульс...

Номер патента: 717771

Опубликовано: 25.02.1980

Авторы: Бабаян, Багаев, Ким, Сахин

МПК: G06F 13/06

Метки: адресации, буферной, памяти

...ров 6 и 7 записывается в регистры 8 и 9 выбранной пары база-индекс", Появляется сигнал на выходе соответствукзцего элемента И 3.2, который поступает на шифратор 3.8. Информация шифратора 18 и 9-12 разряды входного индексного регистра 6 подаются на регистр 17. По но меру сектора, определяемому по старшим разрядам регистра 17, обнуляется соответствующая ячейка памяти 16,5, Исполнительный адрес подключается к выходу блока 4 и поступает в оперативную память. Информация со считанного блока данных поступает в блох 5 и в буферную память 3, где записывается по адресу, определяемому 0-6 разрядами регистра 17 адреса, по этому же адресу записывается ф 1" в соответствующий бит памяти 16.6. При выполнении операции счнт.твания выход блока 5...

Номер патента: 726533

Опубликовано: 05.04.1980

Авторы: Багаев, Назаров, Сахин, Сугатов

МПК: G06F 13/06

Метки: выборки, команд

...логическуюобласть памяти произвольной длины. В40общем случае дескриптор содержит базу -адрес начала массива некоторой процедуры, и количество-величину, определяющую размер массива.45Доступ к слову, расположенному внут ри массива, осуществляется путем индексирования соответствующего дескриптора.Сущность этой операции состоит в следующем. Команды считывания, записи и ветвления включают в себя информацию о рас 50положении дескриптора и смешение-индекс.Из дескриптора выделяется база и суммируется с индексом.Подученный таким образом исполнитель.ный адрес идентифицирует расположение5 стребуемого слова в оперативной памяти. Выполнению процедуры предшествуют анализ метки процедуры и занесений соответствующих дескрипторов в базовые регистры,...

Номер патента: 750490

Опубликовано: 23.07.1980

Авторы: Дряпак, Коминаров, Собакин

МПК: G06F 13/06

Метки: доступом, общей, памяти

...на входы общего сбросаблока 1, осуществляет установку вноль регистров этих блоков, При поступлении запросов к ЗУ на вход устройства блок 1 выбирает один из нихв соответствии с принятой в нем очередностью и вырабатывает сигнал управления коммутацией, поступающийна выход устройства, осуществляя подключение к ЗУ информационных, адресных и управляющих шин соответствующего процессора или ВУ. Одновременно с этим сигнал с выхода блока 1поступает. на вход элемента ИЛИ 5, если выбранная заявка исходит от процессора, или на вход элемента ИЛИ б,если заявка исходит от ВУ. С выходаэлемента ИЛИ 5 сигнал поступает навход элемента ИЛИ 12, подготавливаявыдачу в ЗУ сигнала запроса, поступающего на вход элемента ИЛИ 12 ина вход элемента И 10, С выхода...

Номер патента: 834704

Опубликовано: 30.05.1981

Авторы: Будовский, Бурковский, Воропаев, Ильмъяров, Сташков, Фомин, Шагулин

МПК: G06F 13/06

Метки: памятью

...18, первые и вторые входы которого соединены с выходами дополнительного блока 8 и регистра 16, третьи входы - с выходами регистра 17, а выходы - с первыми входами дополнительного блока 8. Кроме того, устройство имеет выходы 19 для вывода информации, например, на цифропечатающее устройство, связанные с выходами блока 5 управления, адресными входами 6 и первыми выходами блока 1. Устройство работает в режимах имита- ции штатного блока постоянной памяти, автоматической записи информации в блок 3, однократной записи информации, выводе информации на печать и перезаписи формуляра команды. Включение того или иного режима осуществляется с помощью блока 5 управления. В режиме имитации с целью оперативного изменения находящейся в нем...

Номер патента: 845157

Опубликовано: 07.07.1981

Авторы: Маркин, Соболь, Сталин, Тамошинский

МПК: G06F 13/06

Метки: данных, накопителяинформации, переадресации, системы

...к выходу дешифратора 15.Первые входы группы вентилей 22 подключены к выходу вентиля 16, а вторые входы - к шине данных 13.Выходы групп вентилей 21 и 22 объединены и подключены на вход регистра-идентификатора 3.Первые входы группы вентилей 23, 24, 25 подключены соответ.-.твен 845157но к выходу вентиля 17 и к выходамлиний задержек 18 и 19,Вторые входы групп вентилей 23,24 и 25 подключены соответственно квыходу регистра-идентификатора 3,к одному входу накопителя информации б и к выходу накопителя информации б.Блок соединений системы 11 выполнен как шифратор, подключение к которому производится через разъем 26.Допустим для простоты в системепредусмотрено шестнадцать установочных мест для установки устройств памяти. Таким образом, для...

Номер патента: 689439

Опубликовано: 07.01.1982

Авторы: Бельский, Климов, Коханов, Ломов, Цаплин

МПК: G06F 13/06

Метки: ввода-вывода, каналами, оперативной, памяти, процессором, сопряжения

...адресный вход блока 2 либо к регистру 3 адреса процессора, либо к регистру 4 адреса оперативной памяти в зависимости от сигнала по выходу 22, Ком,мутатор 7 адреса ряда подключает адресряда основной памяти к схеме сравнения 8и к регистру 9 адреса процессора.Если при обращении процессора по входу 26 на чтение информации адрес ряда ос;новной памяти сравнивается с одним изадресов, записанных в ячейке блока 2, однозначно определенной адресом колонкис выхода коммутатора 6, это означает, что требуемая информация находится в блоке1. При этом адрес соответствующей ячейки блока 1 заносится на регистр 9, По этомуадресу из блока 1 на регистр 10 считаннойинформации выбирается с выхода 23 требуемая информация и передается в процессор по...

Номер патента: 898437

Опубликовано: 15.01.1982

Авторы: Беляева, Кондратьев, Фирсов

МПК: G06F 13/06

Метки: памятью, процессора, сопряжения

...фиг.2 обеспечивает выработку последовательных сигналов двойной длительности поотношению к импульсам задающего генератора и перекрывающихся между собой. Сигналы с выхода триггеров поступают на элементыИ 2-27, с выхода которых и выдаютсятактовые импульсы. В рассматриваемом ниже примере в течение такта необходимо выработать четыре импульса, что требует наличие четырехразрядного кольцевого счетчика. При рассмот"рении работы устройства предполагается, что оно используется с процессором с микропрограммным управлением и триггер 9 ожидания является разрядом микрокоманды и устанавливается при считывании последней. Так как микрокоманда,управляющая действиями в текущем такте, считывается в конце предыдущего такта г то триггер 9 указывающий на то,...

Номер патента: 911534

Опубликовано: 07.03.1982

Авторы: Белков, Братальский, Людоговский

МПК: G06F 13/06

Метки: маски, формирования

...формированияИпредварительной маски содержат элементы И-НЕ 17, элементы 2 И-ИЛИ-НЕ 18,элемент НЕ 19, элементы ИЛИ-НЕ 204(Е - логическая единица). Устройство работает следующим образом.На руппы входов (О СИ Ь 1- Ьи ) подаются коды начальной и конечной гра О ниц маски, На управляющий вход подается сигнал, говорящий о том, что начальная граница маски :стала больше конечной - признак перегиба маски. Информация с групп входов ( О-О ИЬ- ЬИ )35 подается на узлы 4-7, с групп входов которых снимаются грубые коды начальной и конечной границ маски. 34 4 С выходов сумматоров 8-10 и 11-13 снимается вспомогательный код маски с двумя границами, этот код поступает на первую группу информационных входов.коммутаторов 1-3. На вторую груп: эпу входов этих...

Номер патента: 928361

Опубликовано: 15.05.1982

Авторы: Береснев, Млодик, Шигаев, Якубов

МПК: G06F 13/06

Метки: печатающее

...блока памяти и бпока управления позволяет одновременно сзаписью в первый бпок памяти кода печатаемого симвопа записывать во второйблок памяти код номера эпектромагнитапечати дпя дапьнейшей совместной обра 3 9283устройства, выход первого бпока памяти (соединен с первым входом второго бпокасравнения, выход которого соединен с первым входом дешифратора, выходы которого соединены со входами блока усипителей, выходы которого соединены с соответствующими входами бпока эпектромагнитов печати, первый вход первого бпокасравнения является входомсинхронизацииустройства, а выход первого бпока сравнения соединен со вторым входом второго блока сравнения, введены второй бпокпамяти и блок управпения, выход второго блока памяти соединен со. вторымвходом...

Номер патента: 947866

Опубликовано: 30.07.1982

Авторы: Белков, Братальский

МПК: G06F 13/06

Метки: памятью

...1,1-1,4 и запоминающих блоков 2,1-2,4, Выход коммутатора 7 подключен к второму входу 30 сумматора 4, выход которого соединен с информационными входами 31 45 блоков 2,1-2,4, Выходы блоков 2,1-2,4 соединены с информационными входами коммутаторов 5 и 7. Выходы коммутаторов 5 и 7 являются выходами устройства. Регистр О служит для хранения первого дескриптора Д 1, регистр 9 - для хранения второго дескриптора Д 2, Дескрипторы Д 1 и Д 2 имеют следующий смысл (для каждого адреса ЗУ дескрипторы указывают):, 0 - информация находится в перД 1 вом блоке 2,11 - информация находится во втором блоке 2,20 - информация находится в третьД 2= ем блоке 2,31 - информация находится в четвертом блоке 2,4 В каждом такте по входам 13, 14 и 19...

Номер патента: 951315

Опубликовано: 15.08.1982

Авторы: Губанов, Крыкин, Лунев, Савельев, Турышев

МПК: G06F 13/06

Метки: многоблочной, памятью, процессора, сопряжения

...такие комбинации банкон б памяти, в которых изи одноименных банков, относящихсяк разньм блокам памяти, подключентолЬко один. После прохождения помагистрали сигнала установки в нульрегистр 3 номера массива устанавли"вается в нулевое состояние, При этомпо первым выходным шинам каждого издешифраторов 4 поступают упранляющие сигналы, которые разрешают работу с магистралью только банкампервого блока памяти. Смена подключенной к магистрали комбинации банков б памяти производится путем изменения кода на выходах регистра 3номера массива. Запись кода в регистр 3 номера массива производится50 55 60 65 раль, При поступлении на вход ДШУС сигнала СИД 2 дешифратор формирует синхрониэирующий импульс записи СИЗп, по которому в регистре 3 номера...

Номер патента: 955076

Опубликовано: 30.08.1982

Авторы: Заблоцкий, Цесин

МПК: G06F 13/06

Метки: виртуальной, памятью

...6 местного управления, блоки 7 памяти страниц, 955076генератор 8 расстановки, блок 9 управлениязамещением, блок 10 коррекции, вход 11адреса оперативной памяти, вход 12 заданиярежима, синхровход 13, вход 14 заданиякода операции устройства, входы 15 - 23блока 6 местного управления, выходы 24 - 29блока 6 местного управления, вход 30 устройства, выход 31 блока входных регистров,выход 32 сигнала прерывания и информационный выход 33.Блок 1 входных регистров (фиг. 2) содер ожит регистр. логического адреса 34, вычитатель 35, группу 36 элементов И, выходы37 - 39 регистра 34 логического адреса, выходы 40 - 42 управляющего регистра 3.Блок 7 памяти страниц (фиг. 3) содержитгруппы 4352 элементов памяти, регист 15ры 53 и 54, дешифратор 55, элементы И...

Номер патента: 962963

Опубликовано: 30.09.1982

Автор: Акопов

МПК: G06F 13/06

Метки: памятью

...считывания на вторые входы элвментов И 29, вторые входы сумматоров 30, вторые входы регистра 31, первый вход дешифратора 33 и первый вход коммутатора 32 поступает стробирующий сигнал с выхода распределителя 28, .разрешающий Обработку входной информации, Строб вырабатывается по сигналу распреде" ,лителя 24 с выхода 16 через триггер 125, элемент И 26, счетчик 27 и распределитель 28. Таким образом, при поступлении строба считанная информация проходит через элемент И 29 на первые входы группы иэ п сумматоров 30 по модулю два. При необходимости исправления информации, которая определяется дешифратором 33, с его выхода выдается ".1" в тот сумматор 30, на первый вход которого поступил искаженный разряд, при этом данный разряд...

Номер патента: 970378

Опубликовано: 30.10.1982

Авторы: Бондаренко, Колосков, Леонтьев, Сенин

МПК: G06F 13/06

Метки: микрокоманд, памятью

...памяти; он может быть произвольным изадается первыми 1( разрядами МК.Для:осуществления режима естественнойадресации необходимо, чтобы 1+1 разряд МК принял значение, равное единице, а остальные управляющие разря;ды, т,е, разряды с 1+2 до 1 значение,равное нулю. Необходимо подчеркнуть,что значения разрядов каждой МК задаются при программировании. Припомощи режима естественной адресации задаются адреса большинства МК,т.е, это наиболее часто встречающийся режим.- 60 При работе в режиме ветвления поотдельным признакам младший разрядследующей МК определяется выбраннымпризнаком из регистра 10 признаков,снимаемым при помощи единицы в одном65 из р управляющих разрядов, подава40 Большая гибкость вышеуказанного режима позволяет применять его в...

Номер патента: 980097

Опубликовано: 07.12.1982

Авторы: Карпова, Слуцкин

МПК: G06F 13/06

Метки: буферной, мультипроцессорной, памятью, сверхоперативной, эвм

...устройства, первый вход селектора является канальным входом идентификаторов устройства, второй вход селектора является входом связи с процессорами устройства, управляющий вход селектора идентификаторов соединен с выходом блока приоритетов и управляю55 щим входом селектора кодов защиты, группа входов блока приоритетов и его первый, второй и третий входы,7 . 98 ется выходом устройства, а выходы сравнения соединены с входами перво. го элемента ИЛИ, выход которого является выходом наличия инФормации устройства и соединен с первыми входами первого и второго элементов И, второй вход второго элемента И соединен с третьим выходом регистра идентификаторов буферной памяти,Блок анализа, содержит первую груп пу из а (щ - целое число)...

Номер патента: 999058

Опубликовано: 23.02.1983

Авторы: Добровольская, Кислинский, Коновалов

МПК: G06F 13/06

Метки: памятью

...памяти (ь(п ц,)часть уп 7 памяти, элемент ЙЛИ 8, триггер 9равляющих сигналов не используется.переполнения.Устройство работает следующим обра- Таким образом, предлагаемое иэобрезом. тение позволяет управлять переменнымАдрес обращения к памяти из регистра о числом блоков памяти и фиксировать слу 1 поступает в преобразователь 2, где в чаи обращения к отсутствующим блокамзависимости от количества блоков памяти, памяти,указываемого в регистре 4 и передаваемого на управляющие входы преобразователя 2, выполняется преобразование адФ о р м у л а и з о б р е т е н и яреса. Это преобразование не происходит,если число блоков памяти является сте- Устройство для управления памятью,пенью числа 2. В остальных случаях ад- содержащее регистр адреса,...

Номер патента: 1003091

Опубликовано: 07.03.1983

Автор: Мелехин

МПК: G06F 13/06

Метки: записи, операцией

...-Ч; нд)и:=Рз 11Ч,211 И(А)С 1, :=Над)Ы ЗФЧ 11 ДИР формирование адреса ячейки в блоке 1 памяти, в которую необходимо 65 а четвер ому В 4, группа входов 26 и 27.Мультиплексор б адреса в зависимости от кода на управляющем входе 31 переключает на выход код соответствующего канала.5Дешифратор 32 при наличии сигнала 1 на управляющем входе преобразует двоичный код в соответствующий уни.,;1 тарный код на выходе.Команда считывается иэ блока 1 памяти по адресу йз счетчика 5 команд, подаваемому на адресный вход 14 блока 1 памяти через первый каналвход 23 мультиплексора б адреса, и записывается в регистр 4 ко манд.Двухоперандные команды имеют следующий Формат, которому соответствуют группы выходов регистра 4 команд: код операции 19, адрес 1-го...

Номер патента: 1023336

Опубликовано: 15.06.1983

Авторы: Заблоцкий, Лопато, Пыхтин, Цесин

МПК: G06F 13/06

Метки: виртуальной, памятью

...открывает элемент И 147 блока 8, по сигналу с выхода 40 о которого производится запись логическогонуля в группы элементон памяти 60,61, бб и 67 блоков 9, а по сигналус выхода 434 элемента ИЛИ 179 блока 8 производится запись логическогонуля в группу элементов памяти 109блока 14. Сигнал с выхода 400 блока8 через элементы ИЛИ 194, 200 и 201узла управления занесением 78 каждого из блоков 9 поступает на управляющие входы групп элементов памяти 4060,61,66 и 67.Такие же действйявыполняютсядля каждой из и +1 ) строк группэлементов памяти блоков 9 и 14.К группам элементов памяти 66 и 67блоков 9 и к группе элементов памяти 109 блока 14, имеющим и -1 ) строк,обращение производится четыре разапо одному и тому же адресу,Во время выполнения...

Номер патента: 1072053

Опубликовано: 07.02.1984

Авторы: Новиков, Соболь, Сталин

МПК: G06F 13/06

Метки: данных, информации, накопителя, переадресации, системы

...для управления чтения) - состояние 01, "Запрет занакопителем б и сигналов опроса и писи" - состояние 10, "Отключено",изменения состояния регистров 3 и ре- состояние 11.гистра режима. Управляющие сигналыпоступают на вход блока 8 по шине 13 1 На фиг.2 показан в РазвеРнУтомуправления. Блок 8 содержит дешифра- иде блок 4. Основная функция блока 45 втор 14, элементы И 15 и 1 б, элемен состоит в том, чтобы Формировать сиг 17 и 18 задержки, элемент ИЛИ 19. нал совпадения, если адрес А на шинеПеРвые выходы дешифратора 14 соеди соответствует неравенству В(Ас(В+С)нены с входами элементов 19-18. По- где В - адрес в регистре 3,следние два выхода дешифратора 14 20 С - количество ячеек в памяти в(" Запись в память","Чтение памяти") устройстве 1,...