Устройство для записи и контроля программируемых блоков постоянной памяти

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик иц 911613(23)приоритет тееудерстеввй кемитет СССР ле делам кзабретевнй и открытей(54) УСТРОЙСТВО ДЛЯ ЗАПИСИ И КОНТРОЛЯ ПРОГРАММИРУЕМЫХ БЛОКОВ ПОСТОЯННОЙ ПАМЯТИ 1Изобретение относится к запоминающим устройствам,По основному авт. св. М 796909 известно устройство для записи и контроля программируемых блоков постоянной памяти, которое содержит регистртекущего адреса и регистр данных,одни из входов которых подключенык выходам задающего генератора иблока оперативной памяти, а выходысоответственно к первым выходам формирователя адресных сигналов и форми.рователя сигналов данных, компараторконечного адреса, входы которогосоединены с выходами регистра конечного адреса и регистра текущегоадреса, компаратор данных,один извходов которого подключен ко входуустройства, а другие входы соединены с выходами регистра данных и блока оперативной памяти, один из входов которого подключен к выходу счетчика, блок управления, блок аналоговой памяти, ключи, цифроаналоговый 2преобразователь, дешифратор, дополнительный блок оперативной памятии счетчик, формирователь синхросиг.налов и блок программируемых синхросигналов, причем входы блока аналоговой памяти соединены с выходамиключей, а выходы -.со вторыми входами формирователя адресных сигналови формирователя сигналов данных ипервым входом формирователя синхросигналов, второй вход которого подключен к выходу блока программируемых синхросигналов и другим входамрегистра текущего адреса и регистраданных, а выход - к одному из выходов устройства, выходы дешифратораи цифроаналогового. преобразователя соединены со входами ключей, авходы - соответственно с выходами 20 .дополнительного счетчика и дополнительного блока оперативной памяти,первый вход которого подключен квыходу дополнительного счетчика, выход лока управления соединен со3 91входом дополнительного счетчика,вторым входом дополнительного блокаоперативной памяти и одним из входов блока программируемьх синхроимпульсов, другой вход которого подключен к выходу задающего генератора Г 3.Недостатком этого устройства является то, что в случае функционального контроля программируемых блоковпостоянной памяти объемом 16-65 тыс.и более слов, в составе устройстванеобходимо иметь блок оперативнойпамяти с большим объемом. Наличие жетакого блока в составе устройствазначительно усложняет оборудованиеи уменьшает надежность устройства,Цель изобретения - повышение надежности устройства.Поставленная цель достигается тем,что устройство содержит регистр сдвига, формирователь управляющих сигналов и сумматор, причем первые входырегистра сдвига и сумматора подключены к одному из .входов устройства,вторые входы - к выходу формирователяуправляющих сигналов, вход которогосоединен с одним из выходов блока управления, третий вход сумматора подключен к выходу регистра сдвига, авыход сумматора соединен с одним извходов компаратора данных, другойвход которого подключен к выходу формирователя управляющих сигналов.На чертеже изображена блок-схемаустройства для записи и контроля программируемых блоков постоянной памяти,1613 4 5 10 15 Зо 25 30 35 40 45 50 55 Устройство содержит блок 1 управления, регистр 2 текущего адреса, регистр 3 конечного адреса, регистр 4 данных, задающий генератор 5,блок 6 оперативной памяти, счетчик 7, компаратор 8 конечного адреса, компаратор 9 данных. Ко входам и выходам устройства подключается индивидуальный модуль 10, к которому через разъемы 11 подсоединяется программи" руемый блок 12 постоянной памяти.Устройство также содержит блок 13 аналоговой памяти, ключи 14, дешифратор 15, дополнительный блок 16 оперативной памяти, счетчик 17, цифроаналоговый преобразователь 18, формирователь 19 адресных сигналов, формирователь 20 сигналов данных, формирователь 21 синхросигналов, блок 22 программируемых синхросигналов, сумматор 23, регистр 24 сдвига и формирователь 25 управляющих сигналов.Первые входы регистра 24 сдвигаи сумматора 23 подключены к одномуиз входов устройства, вторые входык выходу формирователя 25, вход которого соединен с одним из выходовблока 1 управления, Третий вход сумматора 23 подключен к выходу регистра 24 сдвига, а выход сумматора 23соединен с одним из входов компаратора 9 данных, другой вход которогоподключен к выходу формирователя 25,Устройство работает следующим образом,В память блока 1 записываютсяпрограммы первичного контроля, с помощью которых определяется качествоблока 12, Из блока 1 в соответствиис программой входного контроля необходимая информация заносится в блок16 оперативной памяти для задания величины верхних и нижних границ импульсов формирователей 19 с цельюопределения начала и конца контроля;в блок 22 программируемых синхросигналов для выбора номера канала, задержки и длительности импульсов синх.ронизации; в задающий генератор 5,определяющий частоту контроля.По команде из блока 1 в соответствии с временной диаграммой работыблока 12 блок 22 выдает сигналы наиндивидуальный модуль 1 О и на регистры 2 и 4. По первоначальному адресу, записанному в регистре 2, считывается информация из блока 12 накомпаратор 9, где идет сравнение ссодержимых регистра 4. Положительныйрезультат сравнения позволяет добавить единицу в регистр 2 с периодом,определяемым задающим генератором 5,Отрицательный результат сравненияпоступает в блок 1 и запрещается добавление единицы в регистр 2. Присравнении содержимого регистра 2 ссодержанием регистра 3 в блок 1 приходит командаГоден".Формирование величины верхних инижних границ импульсов в формирователях 19-21 происходит после записив блок 16 последнего слова, Счетчик17 тактируется собственным внутренним генератором, Каждое состояниесчетчика 17 расшифровывается дешифратором 15 в позиционный код и вызывает считывание соответствующегослова в виде двоичного кода из блока 16,Отличия режима программирования от режима входного контроля следующие: добавление единицы в регистр 2 проводится по команде из блока 1, а, не из задающего генератора 5; один из каналов синхронизации выбирается для организации паузы после программирования, так как,например, биполярные схемы программируемых постоянных блоков памяти требуют значительную паузу после программирования каждого бита в режиме программирования в течение паузы проводится контроль правильности программирования в зависимости от типа схемы программируемого блока 12 после каждого бита или всего слова 1 задающий генератор необходим только для организации синхроимпульсов и паузы в блоке 22. Режим программирования выполняется, как и в первом случае, до тех 5 9116Двоичный код каждого слова блока16 преобразуется цифроаналоговым преобразователем 18 в аналоговый . сигнал. Этот сигнал через открытый соответствующим позиционным кодом 5 дешифратора 15 один из ключей 14 поступает и запоминается элементами памяти блока 13 аналоговой памяти. выходов блока 13 соответствующие сигналы напряжения поступают на форми рователи 19-21, подготавливая их к работе,После подготовки формирователей19-21 с регистра 2 на формирователь19 последовательно поступают коды 15 адресов ячеек блока 12. Они, преоб= разовываясь формирователями 19 в необходимую форму, поступают на адресные входы блока 12, С кодом каждого адреса блока 12 выдается управляющий 20 сигнал блоком 22, Этот сигнал через формирователь 21 также поступает на соответствующие входы блока 12. По каждому адресу происходит считывание информации выбранной ячейки блока 25 12 и сравнение этой информации с первоначальной записанной в ре) стре 4компаратором 9, Так продолжается до тех пор, пока код регистра 2 не сравнивается с кодом регистра 3 компара- З 0 тором 8, который выдает в блок 1 соответствующий сигнал, Цикл входного контроля работоспособности блока 12заканчивается, Так выполняется цикл функционального контроля блоков 12 с объемом до 4-16 тыс. бит информа-. ции, Если же объем блока 12 больше указанной величины, то их первичный функциональный контроль может быть выполнен по сокращенной программе с помощью сумматора 23, регистра 24 и формирователя 25, С этой целью аналогично описанному выше выполняется . подготовка всех блоков и узлов устройства. Весь массив памяти блока 12 45 разбивается на несколько зон, Длягкаждой зоны определяется циклическая или обычная сумма чисел, входящих в эту зону. В блок 6 оперативной памяти заносятся значения указанных 50 сумм. В том случае, когда блок 12 имеет один разряд, формирователь 25 блокирует компаратор 9 и сумматор 23, открывая регистр 24 для приема информации с блока 12. При этом заполняется регистр 24После чего формирователем 25 выдается сигнал для передачи информации из регистра 24 в сумматор 23. Происходит суммирование числа, переданного из регистра24 с содержимым сумматора 23, Описанный цикл работы продолжается дотех пор, пока не будет считано последнее число из контролируемой зоныпамяти блока 12 и не получена суммавсех чисел зоны. После этого формирователь 25 передает полученную сумму в компаратор 9, куда ранее изблока 6 оперативной памяти было занесено контрольное число и где происходит их сравнение и определяетсярезультат контроля. Цикл контроляследующей зоны блока 12 происходитаналогично,В том случае, когда контролируется многоразрядный блок 12, информация может быть передана прямо всумматор 23, минуя регистр 24. В сумматоре 23 накапливается сумма чиселконтролируемой зоны блока 12. Дальнейший цикл контроля аналогичен описанному выше,После проведения входного Функционального контроля выполняется программирование (запись) в соответствиис таблицей истинности, занесенной впамять блока 1, С этой целью послезанесения требуемой информации и под.готовки к работе формирователей 1921 аналогично описанному выше с регистра 4 на формирователь 20 синхронно с каждым адресом поступает ин.формация, в соответствии с которойпроисходит электрическое программирование блока 12.пор, пока код регистра 2 не станет равным коду регистра 3После окончания режима программи" рования проводится режим выходного функционального контроля. Отличия режима выходного контроля от входного заключаются в том, что ожидаемая информация для сравнения при считывании из блока 12 на компаратор 9 поступает из блока 6 оперативной памяти, в которой предварительйо была занесена из блока 1, добавление "единицы" в счетчик 7 и регистр 2 идет синхронно из задающего генератора 5 с частотой предельной для ,конкретного типа блока 12; если объем памяти блока 6 меньше объема, памяти блока 12, то режим выходного функционального контроля повторяется несколько раз, при этом последовательно увеличивается содержимое регистра 2, Окончание выходного функционального контроля проводится по содержимому регистра 3,Выходной функциональный контроль программируемых постоянных блоков памяти с большим объемом памяти может быть также выполнен путем сравнения контролЬных сумм, как это было описано выше в разделе входного контроля.Предлагаемое устройство позволяет выполнить функциональный контроль 11613 8блоков постоянной памяти объемом бо-,лее 16-65 тыс, бит информаций приограниченном 2-4 тыс. бит) объемеблока оперативной памяти самого уст 5 ройства.формула, изобретения10 Устройство для записи и контроляпрограммируемых блоков постояннойпамяти по авт.св. 796909, о т л ич а ю щ е е с я тем, что, с цельюповышения надежности устройства,1 з оно содержит регистр сдвига, формирователь управляющих сигналов и сумматор, причем первые входы регистрасдвига и сумматора подключены к одному из входов устройства, вторыедВ входы - к выходу формирователя управляющих сигналов, вход которого соединен с одним из выходов блока управления, третий вход сумматора подключенк выходу регистра сдвига, а выход2 сумматора соединен с одним из входовкомпаратора данных, другой вход которого подключен к выходу формирователя управляющих сигналов.Источники информации,зВ. принятые во внимание при экспертизе1. Авторское свидетельство СССРМ 796909., кл. 6 11 С 7/00,6 11 С 29/00, 20.01.78 (прототип).911613 138/й 5 Тираж 62 Подпи ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, е За илиал ППП "Патент", г. Ужгород, ул Составитель В, Рудаков Редактор М, Ткач Техред И,Гайду Корректор Г.Огар