Устройство для контроля блоков памяти

Соеа СоветскикСоциалистическихРеспублик ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 11898508 61) Дополнительное к авт. с (22) Заявлено 23.05,80 (2 с присоединением заявки М (23)йриоритетОпубликовано 15,01,8 д-ву 51)М. Кл. 6 11 С 29/О 18921 Гааударствеыаьй комыте ЕЕЕРделам ыэабретеный ы вткрьиый) Авторизобретен Московский ордена Трудового Красного Знамени= текстильный институт(71) Заявите БЛОКОВ ПАМЯ 4) УСТРОЙСТВО Д Изобретение относится к запоминающим устройствам.Известно устройство для контроля блоков памяти, содержащее схемы сравнения,числовой регистр, усилители чтения, вспомогательное запоминающее устройство иблок управления, В этом устройстве предусмотрена подача импульсов стробирования в разное время относительно началасигнала чтения 13,Недостатком этого устройства является невысокая точность контроля,Наиболее близким техническим решением к изобретению является устройстводля контроля блоков памяти, содержащееблок управления, вспомогательное запоминающее устройство, схемы сравнения, числовой регистр, усилители чтения, соединенные с формирователями строба Г 21.Недостатком этого устройства является невысокая точность контроля, так какв нем не предусматривается определениеоптимального времени подачи импульсовстробирования на усилители чтения,2Бель изобретения - повышение точности контроля блоков памяти.Поставленная цель достигается тем, что в устройство для контроля блоков памятвт, содержашее регистр числа, усиля тели чтения, формирователь стробируюших сигналов, схему сравнения, блок управления и накопитель, причем выход формирователя стробируюших сигналов подключен к одним иэ входов усилителей чтения, другие входы которых являются информапионными входами устройства, а выходы соединены со входами регистра числа, выход которого подключен к первому входу схемы сравнения, второй вход и выход которой соединены соответственно с выходом и с первым входом накопи теля, второй вход которого подключен к первому выходу блока управления, третий вход накопителя и второй выход блока управления являются соответственно управляющими входом и выходом устройства, введены счетчик, формирователи управляюших сигналов, элемент задержки, эле3 89850мент ИЛИ и элемент И, причем входысчетчика и элемента задержки подключенысоответственно к третьему и четвертомувыходам блока управления, выходы элемента задержки соединены соответственно со входами формирователей управляющих сигналов, выходы которых подключены к первым входам соответствующихэлементов И, вторые входы которых соединены с выходом счетчика, входы эле- ймента ИЛИ подключены к выходам элементов И, а выход соединен со входомформирователя стробирующих сигналов.На чертеже изображена функциональная схема предложенного устройства.Устройство содержит блок управления1, элемент задержки 2, формирователиуправляющих сигналов 3, элементы И 4,счетчик 5, накопитель 6, схему сравнения 7, регистр числа 8, усилители чтения 9, формирователь стробируюшихсигналов 10 и элемент ИЛИ 11, Выходформирователя 10 подключен к одним извходов усилителей 9, другие входы которых являются информационными входами устройства, а выходы соединены совходами регистра 8, Выход регистра 8подключен к первому входу схемы сравнения 7, второй вход и выход которойсоединены соответственно с выходом н спервым входом накопителя 6, второй входкоторого подключен к первому выходублока управления 1, Третий вход накопителя 6 и второй выход блока управления1 являются соответственно управляющимивходом и выходом устройства. Входы3счетчика 5 и элемента задержки 2 подключены соответственно к третьему и кчетвертому выходам блока управленияВыходы элемента задержки 2 соеди 40нены соответственно со входами форииро;вателей 3, выходы которых подключены,к первым входам соответствующих элементов И 4, вторые входы которых соединены с выходом счетчика 5. Входыэлемента ИЛИ 11 подключены к выходам элементов И 4, а выход соединен совходом формирователя 10. Информационные входы и управляющие вход и выходустройства подключаются к соответствующим выходам и входу контролируемогоблока памяти (на чертеже не показан).Накопитель 6 является накопителем полупостоянного типа, Устройство работает.следующим образом.Предварительно в накопитель 6 запи- Исываются те же коды чисел и по тем жеадресам, что и в контролируемый блокпамя ти,8 4По сигналу из блока управления 1 происходит считывание информации по очередному адресу из проверяемого блока памяти. В это же время из блока управления 1 поступает импульс тока на вход элемента задержки 2 и на запуск счетчика 5. В соответствии с кодом числа, хранящегося в данный момент в счетчике 5, открывается один из элементов И 4, например первый справа элемант И 4. При этом с соответствующего выхода элемента задержки 2 сигнал, сформированный соответствующим формирователем 3, проходит через элемент И 4 и элемент ИЛИ 11 на вход формирователя 10, который вырабатывает импульс стробирования, поступающий на первые входы усилителей 9 в момент времени, определяемый задержкой прохождения сигнала на элементе задержки 2, Считанное число из проверяемого блока памяти после усиления и стробирования поступает на ре.гистр 8, а затем на первый вход, схемы сравнения 7, на второй вход которой приходит код того же числа иэ накопителя 6, При совпадении или несовпадении кодов чисел в накопитель 6 записывается соответствующий сигнал. Затем из блока управления 1 подаются очередные сигналы опроса проверяемого блока памяти запуска счетчика 5 и сигнал на вход элемента задержки 2. В соответствии с кодом числа, хранящегося в данный момент в счетчике 5, открывается другой элемент И 4 для прохождения сигнала на запуск формирователя 10, в результате чего стробируюший сигнал смещается по времени относительно предыдущего стробирующего сигнала.Этот процесс опроса проверяемого блока памяти по одному и тому же адресу, но с воспроизведением сигналов чтения по смещенному стробирующему сигналу может проводиться несколько раз, что определяется техническими требованиями к информационной надежности проверяемого блока памяти и количеством выходов элемента задержки 2, количеством формирователей управляющих сигналов 3 и элементов И 4. Режимы проверки могут быть установлены с помощью блока управления 1. Такими режимами могут быть, во-первых, режимы последовательной проверки безошибочного считывания всех чисел из проверяемого блока памяти при подаче сигнала стробироваиия в одно и то же время, а затем введение аналогичной проверки при последователь-.ном смешении по времени стробирующе8988го сигнала, а, во-вторых, смешение по времени стробирующего сигнала при многократном чтении числа по одному и тому же адресу, что позволяет в обоих случаях выбрать оптимальное время стробирования и в результате повысить точность контроля блоха памяти.Технико-економическое;преимушество предложенного устройства заключается в обеспечении более высокой, цо сравнению ) с известным точности контроля, достигаемой за счет выбора оптимального време,ни стробирования сигнала чтения.Формул а изобретения ИУстройство для контроля блоков памяти, содержащее регистр числа, усилители чтения, формирователь стробируюших сигналов, схему сравнения, блок уп равления и накопитель, причем выход формирователя стробируюших сигналов подключен к одним из входов усилителей чтения, другие входы которых являются информационными входами устройства, а фф выходы соединены со входами регистра числа, выход которого подключен к первому входу схемы сравнения, второй вход и выход которой соединены соответственно с выходом и с первым входом на- ф 08 Ькопителя, второй вход которого подключен к первому выходу блока управления,третий вход накопителя и второй выходблока управления являются соответственно управляющими входом и выходом устройства, о т л и ч а ю ш е е с я тем,что, с целью повышения точности контроля, оно содержит счетчик, формировате-.ли управляющих сигналов, элемент задержки, элемент ИЛИ и элементы И,причем входы счетчика и элемента задержки подключены соответственно к третьему и к четвертому выходам блока управления, выходы элемента задержки соединены соответственно со входами формирователей управляющих сигналом, ьыходы которых подключены к первым вхо-дам соответствутощих элементов И, вторые входы которых соединены с выходомсчетчика, входы элемента ИЛИ нодключены к выходам элементов И, а выходсоединен со входом формирователя стробирующих сигналов.Ис точники информапии,принятые во внимание при экспертизе1Авторское свидетельство СССР% 706882, кл, 9 11 С 29/00, 1978,2. Авторское свидетельство СССРИу 702412, кл, Я, 11 С 29/ОО, 1978898808Составитель Т. Зайцева Долинич Техред С. 1 ЧигуиоваКорректоракто мак Тираж 623 Подписиарственного комитета СССРбретений и открытий, Ж, Раушская набд. 4/5 Заказ 11958/69 ВНИИПИ Госуд по делам изо 3. 13035, Москва