Устройство для приема и мажоритарного декодирования информации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 19) 1)4 Н 03 М 13/00 ОПИСАНИЕ ИЗОБРЕТЕНИ МУ СВИДЕТЕЛЬСТВ ВТО 1 РЬ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельство СССРВ 1005151, кл. С 08 С 25/00,Н 03 К 13/32, 1981.Авторское свидетельство СССРУ 980114, кл, С 08 С.19/28, 1981.(54) УСТРОЙСТВО ДЛЯ ПРИЕМА И МАЖОРИТАРНОГО ДЕКОДИРОВАНИЯ ИНФОРМАЦИИ(57) Изобретение относится к электросвязи и может использоваться длямажоритарного декодирования многократно повторенных сообщений. Изобретение позволяет повысить помехоустойчивость устройства. Устройство осуществляет анализ в мажоритарную обработку всех групп, состоящих из трех повторений, сдвинутых одна относительно другой на одно повторение, которые входят в кадр. пятикратного повторения сообщения, Кроме того, мажоритарной обработке подвергаются пять повторений в целом, что позволяет дополнительно исправлять трехкратные ошибки в одноименных символах пятикратно повторенного сообще" ния. Устройство содержит преобразователь 1 кода, переключатели 2"4, регистры 5-7 сдвига, решающий блок 8 и синхронизатор 94 ил., 3 табл.= ХХЧ ХХ,; У = Х Х,1 ХХдч ХХХХ ЧХ, ХХХ Х ХХХ ЧХ ХХХ чХХУХХ,Таблица 0 опов- сигнал принятияодноименным симвторений (ХХХХО, если мажоритарне зависит от звола Х,1, если мажоритаропределяется знвола ХдУ - сигнал принятияодноименным симв ешения лам и Х); хххначени 0 4 х) сим 5 0(хх ачени п олам Изобретение относится к электросвязи и может использоваться в системах передачи информации с многократным повторением сообщений для мажори 5 тарной обработки сообщений с расширенным набором решающих правил и коррекции ошибок.Цель изобретения - повышение помехоустойчивости устройства.На фиг, показана структурная схема устройства для приема и мажоритарного декодирования информации; на фйг.2 " функциональная схема преобразователя кода; на фиг.З - функциональная схема решающего блока; на фиг.4 - временные диаграммы, поясняющие работу устройства.Устройство (фиг.1) содержит преобразователь 1 кода, первый - третий 20 переключатели 2-4, первый - третий регистры 5-7 сдвига, решающий блок 8 и синхронизатор 9.Преобразователь кода (фиг.2) содержит элементы НЕ 10-13, элементы 25 И-НЕ 14-30 и элементы НЕ 31-33.Решающий блок (фиг.З) содержит элементы И-НЕ 34-36, элемент НЕ 37, элементы И-НЕ 38-46, элемент НЕ 47,У ХдХзч Х ХдЧ ХХ угде Х, Ху, Х, Х - значение одноименных символов четырех повторений сообщения;У - сигнал принятиярешения по одно именным символам ХХХд; О, если мажоритар (ХуХ 5 ХЛ) - "051, если мажоритар (ХХХД = 1; элементы И-НЕ 48-50 и элементы НЕ 51-53.Устройство осуществляет анализ и мажоритарную обработку всех групп, состоящих из трех повторений, сдвинутых одна относительно другой на одно повторение, которые входят в кадр пятикратного повторения сообщения. Кроме того, анализируются и подвергаются мажоритарной обработке пять повторений в целом, за счет чего появляется возможность исправить дополнительную долю трехкратных ошибок в одноименных символах пятикратно повторенного сообщения.Преобразователь 1 включается в работу в момент начала примема четвертого повторения, преобразует значения одноименных символов четырех повторений сообщения в кодовые комбинации, определяющие результат мажоритарной обработки решающих правил.Работа преобразователя 1 э адается с помощью табл.1, которая может быть использована для получения логических условий О, если мажоритар (ХХдХ) независит от Хд 1, если мажоритар (ХХ 4 Ху) определяется значением символа Х 5.( Г Регистр 1 11 П 1 1 Ч 10 1 0 0 10 0 11 1 0 1 0 0 1 1 Х УЗ40 1 1 1 12 1 0 1 1 13 1 1 0 0 0 0 0 1 0 1 0 1 01 1 1 14 1 1 0 1 15 1 1 1 016 1 1 1 1 14 1 1 0 1 1 01515 1 1 1 0 1 0 1 16 1 1 1 1 ) 0 120 Переключатели 2-4 предназначены для коммутации информационных входов регистров 5-7.Регистры 5-7 сдвига служат дляхранения и выдачи информации, цирку б лирующей в устройстве. Распределение хранимой информации по регистрам 5, 6,7 представлено в табл.2. . / Т аблица 2,30 При приеме Х происходит перезапись информации Х, Х в регистрах 5 и 6 с выдачей ее в решающий блок 8 для формирования мажоритарного результата по первым трем повторам. 4 б Решающий блок 8 предназначен для формирования расширенного набора ре,шающих мажоритарных правил. На первом (верхнем) выходе блока 8 формируется результат мажоритарной обработки первых трех повторов сообщения в момент приема третьего Х повтора, на втором выходе - результат мажоритарной обработки 2, одноименныхсимволов ХХ 4 Х 5-, на третьем выходе - результат мажоритарной обработки 2 у одноименных символов Х 4 ХЗХ 4 и на четвертом выходе - результат мажориРУ У 1 ТФ Уь Х г 2 22 23пп 1 0 0 0 О. 0 0 0 2 0 0 0 1 0 0 0 3 0 0 1 0 1 1 1 4 0 01 1 1 1 5 0 1 0 0 0 0 0 6 00 1 0 07 0 1 1 0 1 1 0 8 0 1 11 1 1 9 1 0 0 0 0 0 О Синхронизатор 9 управляет работой блоков устройства. После выделения маркера цикловой синхронизации, определяющего начало кадра многократного повторения сообщения, выделяется импульс установки элементов памяти устройства в нулевое состояние (фиг.4), после чего синхронизатор 9 начинает формировать последователь"1439750 6в регистрах 5-7 хранятсяпервого, второго, третьего повторений соответственно, 1(роме тго, в течение приема символов третьего повторения осуществляется реализация первого решающего мажоритарного правилапо первым трем повторам сообщения.При приеме символов четвертогоповторения происходит выталкиваниеинформации, хранимой в регистрах 5-7,синхроимпульсами СИ 4 с последующейзаписью в них результата обработкипреобразователем 1. Выталкиваемыесимволы первого, второго, третьегоповторений поступают на первый, третий, четвертый информационные входыпреобразователя 1, на второй информационный вход которого поступаютсимволы четвертого повторения (фиг.2),На выходах элементов И-НЕ 25-27 формируются результаты логической сбработки У 1, У, У (табл.1), которыечерез открытые синхроимпульсом СИ 4элементы И-НЕ 28-30 поступают напервые информационные входы переключателей 2-4, которые скоммутированы синхроимпульсами СИ 4 с входамирегистров 5-7. Таким образом, в результате приема символов четвертогоповторения в регистры 5-7 заносится ререзультат логических преобразованийУ 1:, У, У (табл.2)При приеме символов пятого повторения формируемые синхронизатором 9импульсы СИ 5 выталкивают хранимый врегистрах 5-7 результат кодопреобразования на первый, второй, третийвходы решающего блока 8, на четвертый вход которого поступают символыпятого повторения.В блоке 8 на элементах И-НЕ 37-39,41-43, 45 и 56 формируется результатмажоритарной обработки . ХХ 4 ХД 21,который через открытый синхроимпульсами СИ 5 элемент И-НЕ 48 выдаетсяна второй выход устройства. Результатмажоритарной обработки одноименныхсимволов 1 У 1 ХХ) 2 через открытйСИ 5 элемент "НЕ 49 поступает на третий выход у:тройства, а результатмажоритарной обработкиХ 1 Х 2через открытый СИ 5 элемент И-НЕ 50выдается на четвертый выход устройства. ности синхроимпульсов СИ 1-СИ 5 из импульсов тактовой частоты, поступаощих на его вход. Число импульсов впоследовательности равно количеству5символов в одном повторе сообщения.Устройство работает следюущимобразом.Исходное состояние элементов памяти устройства нулевое, что обеспечивается подачей на устновочный входустройства синхроимпульса,Символы первого повторения сообщения поступают на первый информационный вход переключателя 2, которыйоткрывается синхроимпульсами СИ 1,пропуская сообщение для записи в регистр 5 с частотой следования синхроимпульсов СИ 1. По завершении приемапервого повторения сообщения оно оказывается записанным в регистр 5. Состояние регистров 6 и 7 - нулевое. Синхронизатор 9, сформировав п первых синхроимпульсов, выдает на втором25 выходе пачку синхроимпульсов СИ 2, которые обеспечивают прохождение че" рез переключатель 3 и запись в регистр 6 символов второго повторения сообщения, Состояние регистра 7 - нулевое.При приеме третьего повторения сообщения синхроимпульсы СИЗ, выдаваемые с третьего выхода синхронизатора 9, обеспечивают коммутацию выходов регистров 5 и 6 через соответствую щие переключатели 2 и 3, а также перезапись хранимых в них символов первого и второго повторений сообщения с выдачей на первый и второй,информационные входы решающего блока 8. Сим" волы третьего повторения через открытый переключатель 4 записываются в регистр 7 и одновременно поступает на четвертый информационный вход решающего блока 8, Поступающие через первый, второй и четвертый входы блока 8 символы первого, второго и третьего повторений проходят через макоритарный элемент, реализующий критерий "2 хЗ", собранный на элементах И-НЕ 34-36 и 40, с выхода которого через открытый синхроимпульсами СИЗ элемент И-НЕ 44 и элемент НЕ 47 Формируемый результат мажоритарной обработки первого решающего правила 55 ша 1 ( Х 1 ХХ выдается на первый выход устройства. Таким образом, после приема третьего повтора сообщеТаким образом, при приеме пяти повторов сообщения предлагаемое устройство реализует расширенный набор39750 10 Х 1 ХХХ 1 Х 1 0 1 1 0 1 0 1 0 1 0 1 1 1 0 0 1 1 6 1 Рэ,=4 Ро9 10101,7 14 решающих мажоритарных правил по сравнению с известным. Известное устройство позволяет реализовать на трех регистрах сдвига длиной и ячеек памяти три решающих мажоритарных правила (Х 1 ХХ, ХХ 1 Х, Х,1..Х)Предлагаемое устройство позволяет вести дополнительно мажоритарную обработку еще второго, третьего, четвертого повторения сообщения ХХХ 4 на том же объеме памяти.Известно, что при мажоритарной обработке одноименных символов (2 ш, ш=2,3) кратно повторенного сообщения эквивалентная вероятность искажения единичного символа в итоговой комбинации оценивается какй 3 ФР(ш) = С ., Р 5при ш= 3 Рэ(ш) = С Р = 10 РО, т.е, при пятикратном повторении воз". можны 32 комбинации искаженных одно.именных бит сообщения, из которых 10 принадлежат к комбинациям, пораженным трехкратной ошибкой (С 5), Известное устройство из всей совокупности 10 комбинаций ошибок не исправляет следующие ошибки где 1 означает искажение одноименного символа. Следовательно, эквивалентная вероятность искажения единичногосимвола в итоговой кодовой комбинации при трехкратной ошибке оценивается выражением: Предлагаемое устройство за счетдополнительного решающего правилапозволяют исправить комбинацию т.е, Р ЗРо е9Выигрыш равен: 11 4 Ро/ЗРс е5 3 Таким образом, предлагаемое устройствов 1,3 раза уменьшает эквивалентную вероятность искажения единичного символа в итоговой кодовой комбинации при трехкратной ошибке, что ведет к увеличению помехоустойчивости устройства. Фо рмул а из об рет ения1 Устройство для приема и мажоритарного декодирования информации, содержащее преобразователь кода, выходы которого соединены с первыми информационными входами одноименныхпереключателей, выходы которых соединены с информационными входами одноименных регистров, выходы первогои второго регистров соединены соответ"ственно с первым и вторым информационными входами решающего блока, выходтретьего регистра соединен с первыминформационным входом преобразовате ля кода и третьим информационным входом решающего блока, выходы которогоявляются выходами устройства, и синхронизатор, о т л и ч а ю щ е е с ятем, что, с целью повышения помехоЗ 0 устойчивости устройства, вторые информационные входы преобразователякода и переключателей объединеныс четвертым информационным входомрешающего блока и являются информационным входом устройства, третьиинформационные входы преобразователякода и первого переключателя объединены и подключены к выходу первогорегистра, четвертый информационный 4 О вход преобразователя кода объединенс третьим информационным входом второго переключателя и подключен квыходу второго регистра, установочный вход синхронизатора объединен с 45установочными, входами регистров иявляются установочным входом устройства, тактовый вход синхронизатора яв,ляется тактовым входом устройства, первый - пятый выходы синхронизатора соединены соответственно с объединеннымипервыми управляющими входами первогопереключателя и первого регистра,объединенными первыми управляющимивходами второго переключателя ивторого регистра, объединенными первыми управляющими входами третьегопереключателя, третьего регистра,решающего блока, вторыми управляющими входами первого и второго переклю9 1439750чателей, первого и второго регистров, переключателей, первого и второго. ре 3 объединенными управляющим входом гистров, объединенными вторым управ- преобразователя кода, вторыми управ- ляющим входом решающего блока, третьляющими входами третьего переключате- им управляющим входом третьего ре 5ля, третьего регистра, тертьими уп- гистра, четвертыми управляющими вхоравляющими входами первого и второго дами первого и второго регистров,1439750 Уиг Ф Составитель И.НикуленкоТехред Х,Иоргемтал едактор Е.Пап Тираж 929ПИ Государственного комипо делам изобретений и отМосква, Ж, Раушская аказ 6089/56 СИИ 30 тие, г. Ужгород, ул, Проектная, 4 Производственно-полиграфическое предпр Корректор Г.Решетник Иодета ССрытий