Устройство для обнаружения и исправления ошибок в -кодах фибоначчи

ОЮЗ СОВЕТСКИХ ООИАЛИСТИЧЕСН РЕСПУБЛИК б Р 11/00 г ПИСАНИ БРЕТЕНИ ВТОРНИКОМ 44Б, Ковален ьство ССС 1/00, 198(57) Изобрлительиой пользовань ации в ризобретени соу стойчив СУДАРСТВЕННЫЙ НОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(56) Авторское свидеХ 1361554, кл. С 06 ИСТВО ДЛЯ ОБНАРУЖЕНИЯ И ИСОНИБОЕ В Р-ЕОДАХ ФИБОНАЧЧИ етение относится к вычистехнике и может быть исв системах контроля инфоркодах Фибоначчи, Целью я является повышение помеости устройства. Устройство ЯО 1441400 содержит ББ-триггеры 1.)-1.10, первую и вторую группы 2,1 и 2.2 блоковфиксации сбоев, первую группу сумматоров 3.1-3,3 по модулю два, Э-триггеры 4,1-4.3, вторую группу сумматоров 5,1-5.3 по модулю два, элементИЛИ 6, группу элементов ИЛИ 7.1-7.10,информационные, установочный и тактовый входы 8, 9 и 10 устройства. Блокфиксации сбоев содержит элемент И,первый вход которого является первымвходом блока, а выход - выходом блока, и элемент ИЛИ, входы которого являются соответствукщими входами блока, а выход подключен к второму входуэлемента И. 1 ил.Изобретение относйтся к вычислительной технике и может быть использовано в системах контроля информации в р-кодах Фибоначчи,5Целью изобретения является повышение помехоэащищенности устройства.На чертеже представлена блок-схема устройства.1Устройство содержит ВБ-триггеры 1 О1.1-1 .10, первую и вторую группы 2.1и 22 блоков Фиксации сбоев, первуюгруппу сумматоров 3.1-3.3 по модулюдва, В-триггеры 4.1-4.3, вторую группу сумматоров 5.1-5.3 по модулю два, 15элемент ИЛИ 6, группу элементов ИЛИ7.1-7.1 О, информационные, установочный и тактовый входы 8, 9 и 1 О устройства. Блок фиксации сбоев содержит элемент И, первый вход которого 20является первым входом блока, а выход - выходом блока, и элемент ИЛИ,входы которого являются соответствующими входами блока, а выход подключен к второму входу элемента И. 25Устройство работает следующим образом.Сигналом, подаваемым на установочныи вход, триггеры 1.1-.10 усганавлнваются в нулевое состояние, Контролируемый код в минимальной формезаносится через информационные входы,8 в триггеры 1.1-1.10. При этом заносится лишь информация в и-р старших разрядах (и - разрядность кода),Информация в р младших разрядах по 35ступает непосредственно на соответствующие входы элемента ИЛИ 6. Наличиеединицы в этих разрядах Фиксируетсясигналом сбоя на выходе элементаИ гИПосле загрузки кода на выходахсумматоров 3,1-3.3 формируются признаки четности в соответствующейгруппе разрядов. По сигналу, подаваемому на тактогыи вход устройства, онизаносятся в триггеры 4,1-4.3. Блокигруппы 2, контролируют нарушение минимальной Формы в соответствующей(группе разрядов кода. При возникновении нарушений минимальной формы навыходе соответствующего блока группы2.1 появляется сигнал, который черезэлемент ИЛИ 6 поступает на выход сбояустройства. Нарушение признака чет 55ности в соответствующей группе разрядов кода Фиксируется сумматорами5,1-5.3. При наличии единичного сигнала на первом входе группы 2,2 блоков и единичного сигнала на одном иэ остальных ее входов на выходе группы 2.2 блоков Формируется сигнал, который через соответствующий элемент ИЛИ 7 поступает на нулевой вход соответствующего триггера 1 и переводит его в нулевое состояние. Таким образом достигается исправление части ошибок типа перехода из нуля в единицу.Формула изобретенияУстройство для обнаружения и искправления ошибок в р-кодах Фибоначчи, содержащее ЙБ-триггеры, единичные входы которых являются первыми инфор - мационными гходами устройства, прямой выход -го (д = 1,2,7,еп Р и - разрядность контролируемого кода) РБ-триггера соединен с 1-м (1 = 1 р+1) входом (х+1-2)-го блока фикса - ции сбоев первой группы и является соответствующим первым информационным выходом устройства, выходы бло ков фиксациг сбоев первой группы соединены с соответствующими первыми входами элемента ИЛИ, выход которого является выходом сбоя устройства, и-рблоков фиксации сбоев второй группы, выходы которых подключены к первым входам одноименных элементов ИЛИ группы, вторые входы которых объединены и являются установочным входом устройства, выходы элементов ИЛИ группы подключены к нулевым входам соответствующих ЯБ-триггеров, о т л и ч а ющ е е с я тем, что, с целью повышения помехозащищенности, в него введены В-триггеры, группы сумматоров по модулю два и дополнительно два блока фиксации сбоев во вторую группу, выходы которых сосдинены с первыми входами одноименных элементов ИЛИ группы, выходь: которых соединены с.нулевыми входами соответствующих ЕБ-триггеров, входы -го (1 = 1 р+1) сумматора по модулю два первой группы соединены с прямыми выходами 1+(р+1), 1+2(р+1) +1(р+1)-го (1 = Г(-)(р 1)3) 8- триггеров, выходы сумматоров па модулю два первой группы соединены с первыми входами соответствующих сумматоров по модулю два второй группы и информационными входами соответствующих В-триггеров, тактовые входь которых объединены и являются тактоЗаказ 6290/53 Тираж 704 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 вым входом устройства, а выходы соединены с вторыми нходами соответствующих сумматоров по модулю дна второй груПпы, выход -го сумматора но модулю два второй группы соединен с5 соответствуюндм входом элемента ИЛИ и первыми входами , +(р+1) +2(р+1) +1 с(р+1)-х блоков фиксации сбоев второй группы, 1-й (12 р+1) вход -го блока фиксации сбоев второй группы подключен к выходу (+1 с)-го блока фиксации сбоев. первой группы, вторые входы элемента ИЛИ являются соотнетствуляими нторыми информационными входами и выходами устройства,