Преобразователь перемещения в код

ихских СОЮЗ СОВ СОЦИАЛИС РЕСПУБЛИ(51) 4 Н 03 М 1/30чР У 11иг, (1 О ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРКф 1113828, кл, Н 03 М 1/22.Авторское свидетельство СССРФ 1269263, кл. Н 03 М 1/30, 1985.(57) Изобретение относится к устройствам преобразовательной техники и может быть использовано всистемах программного управлениястанками и роботами, обработки графической информации, телеуправленияи контроля. Целью изобретения является повышение точности за счетуменьшения динамической погрешностипреобразователя. Поставленная цельдостигается тем, что в преобразователь, содержащий шкалу в виде па -раллельных проводников, укрепленнуюна неподвижной части преобразователя, считывающие элементы, через узлы съема сигнала соединенные с входами компараторов, три КБ-триггера,генератор, два счетчика, регистр,дешифратор, элемент ИЛИ, четыре элемента И, два элемента задержки,введены второй элемент ИЛИ, второй регистр, третий элемент задержки иделитель частоты. Считывающие элементы расположены с переменным интервалом, что позволяет определять номерчетного считывающего элемента,находящегося в зоне шкалы. Импульсы сгенератора изменяют состояние дешиф- Жратора, что позволяет поочередно подавать напряжение на проводники шка- М Улы. В регистрах одновременно фиксиру- С"ется положение четных и нечетных считывающих элементов, что позволяетоднозначно определять положение считывающих элементов относительно шкаФавВлы, а одновременное получение отсчетов уменьшает динамическую погрев- ФВФность. 2 ил. СФФеейИзобретение относится к устройствам преобразовательной техники и может быть использовано в системах программного управления станками и роГо 5тами, в системах обработки графической информации, в системах телеуправления и контроля.Целью изобретения является повышение точности преобразователя засчет уменьшения динамической погрешности преобразователя.На фиг,1 приведена схема преобразователя перемещения в код; на фиг.2 варианты взаимного расположения считывающих элементов и шкалы.Преобразователь перемещения в кодсодержит генератор 1, счетчик 2,регистр 3, дешифратор 4, шкалу 5,расположенную на неподвижной части преобразователя и состоящую из параллельных проводников, четные 6 и нечетные 7 считывающие элементы, расположенные на подвижной части преобразователя, узлы 8 и 9 съема сигнала, компараторы 10 и 11, элементыИ 12 - 15, элементы 16 - 18 задержки,КБ-триггеры 19 - 21, элементы ИЛИ22 и 23, делитель 24 частоты, счетчик 25 и регистр 26.30Считывающие элементы 6 и 7 выпол-.нены в виде проводников, параллельных проводникам шкалы. Расположениесоседних четных 6 и нечетных 7 считывающих элементов должно быть с пере 35менным интервалом, что позволяетпо величине этого интервала определять номера четных считывающих элементов 6, находящихся в зоне шкалы 5,Иаг расположения четных считывающих элементов 6 Л Б (Фиг.2 а) постоянный и равен ЛБ.= гп ЛБ,где тп ЛБколичество и шаг расположения проводников шкалы 5.Интервалы между соседними четными 6 и нечетными 7 считывающими элементами, поскольку они несут информацию о номере четного 6 считываю"щего элемента, находящегося в зонешкалы 5 должны различаться на велиф 1"50чину, достаточную, чтобы исключитьнеоднозначность их, определения, Этотинтервал определяется по количествупроводников шкалы 5, расположенныхмежду нечетным 7 и четным 6 считывающими элементами. Неоднозначность,55определения этого количества возникает при расположении считывающего элемента 6 или 7 между проводниками шкалы 5, когда может быть сосчитан либоодин, либо два проводника. Для уменьшения неоднозначности определения целесообразно интервалы брать равными(и+0,5)ДБ, где п - целое число. Приэтом в зоне неопределенности сможетнаходиться только один из двух считывающих элементов 6 или 7 и, следовательно, погрешность измерения интервала не превысит Л Б. Учитывая наличие этой погрешности интервалы должныотличаться на величину не менее чем2 лБ, При больших скоростях перемещения существенное значение приобретаеттакже динамическая погрешность засчет перемещения считывающих элементов 6 и 7 во время измерения. С учетом этой погрешности разность междусоседними интервалами целесообразноувеличить, например, до 4 ВБ.Вследствие указанной разности шаг расположения нечетных считывающих элементов 7должен отличаться от шага четных считывающих элементов 6 на величинуэтой разности, Чтобы в зоне шкалы 5всегда находился хотя бы один нечетный считывающий элемент 7, шаг их расположения должен быть меньше шагарасположения четных считывающих элементов 6. Для получения максимального числа считывающих элементов и,следовательно, максимального диапазона преобразования интервал междупервыми четными 6 и нечетными 7 считывающими элементами целесообразнобрать меньше указанной разности,например 2,5 д Б. КоэФФициент деления делителя 24 частоты равен разности между соседними интерваламиизмеренной в шагах Л Б проводниковшкалы.Преобразователь перемещения в кодработает следующим образом,11 мпульсы с генератора 1 поступаютна счетный вход счетчика 2, на выходе которого формируется циклическая последовательность нарастающихпо величине кодов. В соответствии сэтими кодами изменяется и состояниевыходов дешифратора 4. При каждом новом состоянии дешифратора 4 появляется напряжение на очередном проводнике шкалы 5. Для удобства будем считать, что при нулевом состоянии счетчика 2 появляется напряжение на первом проводнике. При появлении напряжения на проводнике шкалы 5, ближайшем к считывающему элементу 6 или 7, 143на последнем вследствие наличия емкостной связи наводится наибольшее напряжение, которое поступает через узлы 8 или 9 съема, сигнала на вход соответствующего комнаратора 10 или 11, Порог срабатывания компаратора 1 О или 11 установлен таким, что при расположении считывающих элементов 6 и 7 между двумя проводниками шка 1 О лы 5 он обязательно срабатывает при подаче напряжения либо на первый, либо на второй из них, В зоне шкалы 5 могут находиться одновременно два или три соседних считывающих эле- - мента, поэтому при работе преобразователя происходит периодическое срабатывание компараторов 10 и 11, При срабатывании компаратора 11 КБ-триггер 20 устанавливается в состояние логической "1" и открьвает элементы И 12 - 14, При срабатывании после этого компаратора 10 сигнал через элемент И 12 поступает на входы элементов 16 и 17 задержки. Сигнал с 25 выхода элемента 14 задержки устанав - ливает в состояние логического "0" КБ-триггер 20, а сигнал с выхода элемента 16 задержки устанавливает в состояние логического "0" КБ-триггер 19 и счетчик 25, а в состояние логической "1" КБ-триггер 21, а также устанавливает в исходное состояние делитель 24 частоты. Исходное состояние делителя 24 частоты зави 35 сит от интервала между первым четным 6 (Ч 1) и первым нечетным 7 (Н 1) считывающими элементами (фиг.2) и от разности интервалов и выбирается таким, чтобы возможные сбои (потеря или появление лишнего импульса на входе делителя 24 частоты) не приводили к изменению числа импульсов на выходе делителя 24 частоты. При разности интервалов 4 д Б ,и величине первого интервала 2,5 д Б (фиг.2) коэффициент деления делителя 24 частоты равен 4, а исходное состояние такое, что первый импульс на выходе формируется по первому импульсу на входе, Длительность задержки элемента 16 задержки выбирается такой,чтобы указанная установка элементов закончилась до срабатывания компаратора 11. Предположим, что установка была осуществлена после возбуждения второго четного считывающего элемента 6 (Ч 2, фиг. 2 а). После этого при возбуждении второго нечетного элемен 75та (Н 2) срабатывает компаратор 11,устанавливает в состояние логической "1" КБ-триггер 20, который открывает элементы И 12 - 14. При этом импульсы от генератора 1 (включая импульс, от которого срабатывает компаратор 1) через элемент И 13 начинают поступать на делитель 24 частоты, Сигналы с делителя 24 частоты,частота которых в 4 раза ниже частоты генератора 1, через элемент ИЛИ 23начинают поступать на вычитающийвход счетчика 25. При прохождениисчетчиком 2 нулевого состояния сформируется напряжение на первом выходедешифратора 4, поступающее на первый проводник шкалы 5 и через элемент И 14 на К-вход КБ-триггера 21.При этом последнийустанавливаетсяв состояние "0" и закрывает элементИ 15. Затем при подаче напряжения навторой или третий проводник шкалы 5возбуждается четный считывающий элемент 6, находящийся между этими проводниками 42 (фиг.2 а), срабатываеткомпаратор 10, сигнал с которого переводит КБ-триггер 19 в состояние"Запрет" и через элемент И 12 зафиксирует код счетчика 2 в регистре 3,а через элемент ИЛИ 22 - код счетчи"ка 25 в регистре 26. Кроме того, этотже сигнал через элемент 17 задержкиустанавливает КБ-триггер 20 в состояние логического "0", в результатечего закрываются элементы И 12 - 14и поступление импульсов на вход делителя 24 частоты прекращается. Делитель 24 частоты при этом останавливается в одном из средних состояний,причем отклонение его состояния отсреднего на один такт, в случае потери или добавления одного импульса,не приводит к изменению числа импульсов на его выходе. Через некотороевремя импульс с выхода элемента 16задержки, запущенного компаратором 10,устанавливает элементы в исходноесостояние. При этом снимется сигнал "Запрет" на выходе преобразователя, запрещающий считывание кода спреобразователя на время записи информации в регистры 3 и 26. В результате преобразования для положения,изображенного на фиг,2 а, в регистре 3будет зафиксирован код 01 или 10 снулями в старших разрядах, а в регистре 26 - код 1, соответствующийнахождению в зоне шкалы 5 второго5 14431четного считывающего элемента 6 (Ч 2).Младшие разряды полного кода на выходе преобразователя соответствуют коду регистра 3, а старшие - коду регистра 26, так что при семиразряд 5ных счетчике 2 и регистре 3 полныйкод будет 10000001 или 10000010.При смещении считывающих элементов 6 и 7 относительно шкалы 5 в 10положение, укаэанное на фиг.2 б, работа преобразователя отличается тем,что между срабатыванием компаратора 11 при возбуждении нечетного считывающего элемента 7 (НЗ) и срабатыванием компаратора 10 при возбуждениичетного считывающего элемента 6 (Ч 2)не поступает импульс от дешифратора 4на К-вход КБ в тригге 21 через эле -мент И 14, Следовательно, элемент 20И 15 в момент срабатывания компаратора 10 открыт и сигнал с выхода последнего через элемент И 12 и элемент 14задержки поступает на вход элемента 18задержки и через элемент ИЛИ 23 на вы - 25читающий вход счетчика 25, В результате, код на выходе счетчика 25 после остановки делителя 24 частотыуменьшается на единицу и будет таким же, как и в положении на фиг.2 а,несмотря на то, что число импульсов,поступающих с делителя 24 частоты насчетчик 25 за время от возбуждениятретьего нечетного считывающего элемента 7 (НЗ) до возбуждения второгочетного считывающего элемента 6 (Ч 2),меньше на 1, чем от возбуждения Н 2до возбуждения Ч 2. Через некотороеврмя импульс с элемента 18 задержкичерез элемент ИЛИ 22 зафиксируетэтот код в регистре 26. Таким образом, для фиг.2 б в регистре 3 зафиксирован код 1111110, а в регистре 26код 1,и полный код преобразователябудет 11111110.При дальнейшем смещении считыва 45ющих элементов 6 и 7 в положение,изображенное на фиг,2 в, в зоне шкалы 5 находится четный считывающийэлемент 6 (ЧЗ). Работа преобразователя в этом случае будет аналогична 50работе в положении, изображенном нафиг.2 а, но и регистре 26 будет сформирован код 10, а полный код преобразователя 100000001,Таким образом, при любом положе в 55нии считывающих элементов 6 и 7 относительно шкалы 5 преобразовательформирует однозначный код, причем 75в каждом цикле преобразования формируется полный код, не зависящий от предыдущего цикла, т.е. обеспечивается абсолютный отсчет. Код с преобразователя может считываться в любое время за исключением короткого промежутка, когда осуществляется запись нового кода в регистры.Формула изобретенияПреобразователь переещения в код, содержащий шкалу, выполненную в виде параллельных проводников, считывающие элементы, выполненные в виде проводников, параллельных проводникам шкалы,и расположенные с переменным интервалом, четные считывающие элементы через первый узел съема сигнала соединены с входом первого компаратора, выход которого соединен с первым входом первого элемента И, выход которого соединен с входом первого элемента задержкИ, нечетные считывающие элементы через второй узел съема сигнала соединены с входом второго компаратора, генератор импульсов,выход которого соединен с первым входом второго элемента И и с входом первого счетчика, выходы которого соединены с информационными входами первого регистра и с входами дешифратора, выходы которого соединены с проводниками шкалы, первый КБ-триггер, выход которого является выходом разрешения считывания преобразователя, второй КБ-триггер, выход которого соединен с вторыми входами первого и второго элементов И, третий КБ-триггер, выход которого соединен с первым входом третьего элемента И, выход которого соединен с первым входом первого элемента ИЛИ, второй эле - мент задержки, второй счетчик, четвер. тый элемент И, о т л и ч а ю щ и йс я тем, что, с целью повышения точности за счет уменьшения динамической погрешности преобразователя, в него введены делитель частоты, второй регистр, второй элемент ИЛИ, третий элемент задержки, выход первого компаратора соединен с Б-входом первого КБ-триггера, выход второго компаратора соединен с Б-входом второго КБ в тригге, выход которого соединен с первым входом четвертого элемента И, выход которого соединен с К-входом третьего КБ-триггера, выход7 1 МЗ первого элемента И соединен с управляющим входом первого регистра, с первым входом второго элемента ИЛИ и с входом второго элемента задерж ки, выход которого соединен с К-входом второго КБ-триггера и со вторым входом третьего элемента И, выход которого соединен с входом третьего элемента задержки, выход которого соединен с вторым входом второго элемента ИЛИ, выход которого соединен с управляющим входом второго регистра, выход первого элемента задержки соединен с К-входом первого 75 .8КБ-триггера, с установочным входомделителя частоты, с Б-входом третьего КБ-триггера и с установочным входом второго счетчика, выходы которогосоединены с информационными входамивторого регистра, выход второго элемента И соединен со счетным входомделителя частоты, выход которого соединен с вторым входом первого элемента ИЛИ, выход которого соединен сосчетным входом второго счетчика, первый выход дешифратора соединен совторым входом четвертого элемента И..2 Составитель Е.Бударинр В.Вугреикова Техред Л.Олийнык Бутя оррект 55ВН Заказ сное 1130 Проектная, 4 афическое предприятие, г. Ужгород роизводствен Тираж 929 ИИПИ Государственного коделам изобретений и о Иосква, Ж, Раушска тета СССРрытийнаб д,