Пороговый декодер сверточного кода

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУбЛИК 9) И 1) 1) 4 Н 03 М 13/12 НЫИ НОМИТЕТ СССРОБРЕТЕНИЙ И ОТКРЫТИ ОСУДАРСТ ПО ДЕЛАМ Е ИЗОБРЕТЕНИЯ(71) Минскийтут Изобретение позво овысить по Вюл. У 45диотехничес и инсе к т л я в усткодирован ормаци Фаей К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ лев, О,Д,Купеев,в и Э,А,Чуйко14(088.8)е свидетельство СССРН 03 М 13/00, 1984.дрТеория кодированияс. 236-260, фиг. 5.4,свидетельство СССРН 03 М 13/02, 18,04.86.(54) 110 РОГОВЫЙ ДЕКОДЕР С ГО КОДА (57) Изобретение относитсясвязи и может использовать ройствах помехоустойчивого ния при передаче двоичной хоустоичивость порогового декод сверточного кода, рассчитанного коррекции независимых ошибок за счет введения стирания ненадежн кодовых символов, двух каналов д дирования. Пороговый декодер св ного кода содержит распределител 1 и 8 ветвей, формирователи 2 и проверочной последовательности, мирователи 3 и 10 синдромной по вательности, анализаторы 4 и 11 дромной последовательности, кор торь) 5 и 12 ошибок, регистры 6, и 15 сдвига, сумматоры 7 и 22 п дулю два, коммутатор 14, счетчи 16, 17 и 25 импульсов, формиров 18 и 20 интервала анализа, блок фазовой автоподстройки частоты, менты 21 и 24 совпадения, элеме ИЛИ 23, 4 ил.(связи и может использоваться в устройствах помехоустойчивого кодирования при передаче двоичной информа 5ции.Цель изобретения - повышение помехоустойчивости порогового декодерасверточного кода,На фиг. 1 приведена структурнаяэлектрическая схема порогового декодера сверточного кода; на фиг. 2 -область безошибочного декодированияпорогового декодера сверточного кода;на фиг. 3 - таблица с корректируемыми и некорректируемыми комбинациямиошибок и стираний; на Фиг. 4 - принципиальная электрическая схема Формирователя интервала анализа и временные диаграммы, поясняющие принцип 20работы Формирователя интервала анализа.Пороговьги декодер сверточного кода содержит первый распределитель 1ветвей, первый формирователь 2 проверочной последовательности, первый формирователь 3 синдромной последовательности, первый анализа -тор 4 синдромной последовательности,первый корректор 5 ошибок, первыйрегистр 6 сдвига, первый сумматор7 по модулю два, второй распредели-тель 8 ветвей, второй Формирователь9 проверочной последовательности,второй 10 Формирователь синдромной35последовательности, второй анализатор 11 синдромной последовательности,второй корректор 12 ошибок, второйрегистр 13 сдвига, коммутатор 14,третий реги тр 15, первый и второйсчетчики 16 и 17 импульсов, первыйформировате,пь 18 интервала анализа,блок 19 Фазовой автоподстройки частоты,второй формирователь 20 интервала анализа, первый элемент 21 совпадения, второй сумматор 22 по модулю два, элемент ИЛИ 23, второй элемент 24 совпадения и третий счетчик25 импульсов,Распределитель 1 ветвей предназна 50чен для преобразования входной кодовой последовательности первого канала декодирования из последовательного кода в и выходных параллельныхйподтоков (в рассматриваемом порого 55вом декодере по=2), т, е, разделениекодовой пос,педовательности на потокпринятых 1,(О) информационных символов и поток принятых проверочных Р(О) символов, Распределитель 81 ирветвей выполняет аналогичную функциютолько для второго канала декодирования 1(0) и Р (0),имеет одинако 2 дрвое функциональное построение полностью взаимозаменяемых,Формирователь 2 проверочной последовательности предназначен для формирования из принятых 1(0) информационных символов проверочной последовательности Р (0), функциональнаяэлектрическая схема полностью определяется видом порождающего полинома8(О) =1+8,(0 ")+р (О )8 (О ) ипредставляет собой регистр сдвига либо с вынесенными (схема ВозенкрафтаРейффена), либо с встроенными (схемаМесси) сумматорами по модулю два (2).Формирователь 9 имеет аналогичноепостроение и принцип работы и предназначен для формирования проверочных символов Р (О) из принятых 1.(0)информационных символов второго канала декодирования,Формирователь 3 синдромной последовательности предназначен для формирования синдромной последовательности Ы (0) путем суммирования по модулю два символов принятой проверочнойпоследовательности Р р (О) и символов сформированной проверочной последовательности Р(0), т,е. Я,Рпр (0)+Р(0). В качестве ФСП 3мсжет быть использован один элементИМС К 155 ЛП 5. Формирователь 10 второго канала декодирования имеет аналогичное построение и назначение, только суммирование по модулю два производится символом принятой проверочнойпоследовательности Р(О) и символомпрсформированной проверочной последовательности (Р(О) ), т, е, 8 (О)пр (О) 1 басф (0)Анализатор 4 синдромной последовательности предназначен для анализасиндромной последовательности(0)с цельЮ принятия реыения о достоверности декодируемой информации попервому каналу декодирования, В качестве анализатора 4 используется регистр сдвига со встроенными сумматорами по модулю два (2), Длина регистра сдвига определяется максимальнойстепенью ш порождающего полипома8(О)=1+8 (О )+,.+8,(О ), а числосумматоров по модулю два равно (1-1)Аналогичное построение имеет анализатор 11, предназначенный для при314431нятия решения о достоверности декодируемой информации по второму каналудекодирования.Корректор 5 ошибок предназначендля согласования по времени информа 5ционных символов первого канала декодирования и символов коррекции, поступающих с выхода анализатора 4.Аналогичное построение имеет корректор 12 и предназначен для согласования по времени информационныхсимволов второго канала декодированияи символов коррекции, поступающихс выхода анализатора 11,15Первый сумматор 7 по модулю двапредназначен для формирования сигналов, указывающих месторасположение вдекодированной инФормации символов,имеющих различную достоверность всоответствующих каналах декодирования. Это обеспечивает при декодировании получение дополнительной информации как об одном символе, так и окомбинации декодированных символов25Формирование сигналов производитсяпутем поэлементного суммирования помодулю два декодированных символов 20 Второй сумматор 22 по модулю два предназначен для Формирования ненулевых символов при Фиксировании сигналов стирания. первого и второго каналов декодирования. При одинаковых значениях декоди рованных символов на выходе первого сумматора 7 по модулю два формируется низкий потенциал (логический нуль) а при разных значениях символов формируется высокий потенциал (логичес 35 кая единица).Коммутатор 14 осуществляет считывание информации с первого или второго каналов декодирования в зависимости от достоверности декодированной информации, а также формирует два сигнала Е, и Е, характеризующие достоверность декодированной инФормации Е, характеризует достоверность декодированной информации в45 пределах нормы; Ххарактеризует достоверность декодированной информации ниже нормы.Третий регистр 15 сдвига предназначен для согласования по времени50 результатов подсчета числа стираний на длине кодового ограничения и А, поступивших на входы первого и второго каналов декодирования, и результата подсчета количества исправлений в каждом из каналов декодирова 55 ния. Третий регистр 15 сдвига реализуется в виде последовательного регистра сдвига и содержит иш 80 аячеек памяти, где п - коэффициент, учитывающий разную скорость поступления информации на входе декодера и скорости записи информации в первом,и во втором регистрах 6 и 13 сдвигаПервый счетчик 16 предназначен для подсчета числа коррекций на длине кодового ограничения и д первого канала декодирования. Коэффициент счета выбирается равным К ц, =1= -- + 1 где 1 - число ортогональ 2 ных проверок сверточного кода.Аналогичное построение и принципработы имеет второй счетчик 7,предназначенный для подсчета числакоррекций на длине кодового ограничения п второго канала декодирова 4ния,Первый формирователь 18 интервалаанализа предназначен для формирования интервала анализа, на которомпроизводится подсчет количества исправлений как в первом, так и во втором канале декодирования, Интерваланализа выбирается равным 1 д = ш,где ш - максимальная степень порождающих полиномов выбранного сверточного кода, первый формирователь 18интервала анализа выполняется в виде двоичного счетчика и дешифратора(фиг. 4),Блок 19 предназначен для Формирования тактовых частот, необходимыхдля нормальной работы декодера, является самостоятельным функциональным узлом декодера, который можетиметь различные схемные реализации.Второй Формирователь 20 интервала анализа предназначен для установления интервала анализа, на которомпроизводится определение количествастираний, поступивших на вход декодера, Интервал анализа выбран равныйдлине кодового ограничения используемого сверточного кода, Второй формирователь 20 интервала анализа реализуется по такому же принципу какпервый формирователь 18 интервала анализа, отличие состоит только лишь вфиксируемой длине интервала анализа35 Рассмотрим алгоритм работы порогового декодера. В соответствии с алгоритмом формирования кодовых символов кодовые символы последовательностей Т(1(0) и ТО) поступают на5входы распределителей 1 и 8 соответственно первого и второго каналовдекодирования, где производится ихдекодирование в соответствии с клас-, 10сическим алгоритмом порогового декодирования.С выходов корректоров 5 и 12 каждого канала декодирования декодированная информация поступает на входы соответственно первого 6 и второго 13регистров сдвига, Первым 16 и вторым17 счетчиками производится подсчетчисла испразлений (С) соответственнов первом и зо втором каналах декодирования, Выходы первого и второго 13регистров сдвига подсоединены к соответствующим информационным входамкоммутатора 14 и первого сумматора: 7 по модулю два. Одновременно на интервале п третьим счетчиком 25 проАизводится подсчет числа стираний (С )сформированный сигнал которого через третий регистр 15 сдвига поступает на соответствующий управляемый З 0вход коммутатора 14, на два другихуправляемых входа коммутатора 14 поступают сигналы управления с выходовсоответственно первого 16 и второго17 счетчиков,Правило принятия декодером решения о достоверности принятой информации состоит в следующем. Если на управляющие входы коммутатора 14 поступают логические нули с выходов первого 16, второго 17 и третьего 25 счетчиков, что свидетельствует о допустимой вероятности ошибочного декодирования Р или Я = 1-Р, , допустимой вероятности правильного приемакодовых символов или и -И информаци -онных символов, то считывание информации может производиться либо с первого, либо с второго регистров 6 и13 сдвига. В предлагаемом пороговом50декодере сверточного кода считываниеинформации получателю осуществляетсяс первого регистра 6 сдвига, т,е.с выхода канала декодирования,Поступление на управляющие входыкоммутатора 14 комбинации 001, 010,011 соответственно с выходов первого16, второго 17 и третьего 25 счетчиков свидетельствует либо об отсутствии ошибок в первом канале декодирования, либо об их наличии в пределах корректирующей способности кода и свидетельствует о наличии ошибок больше корректирующей способности во втором канале декодирования В этом случае считывание информации также производится с выхода первого регистра 6 сдвига, При поступлении на управляющие входы коммутатора 14 комбинации 100 или 101 считывание информации осуществляется с выхода второго регистра 13 сдвига, т,е. с выхода второго канала декодирования, При поступлении на управляющие входы коммутатора 14 комбинации 111, что свидетельствует о наличии ошибок в принятой кодовой комбинации больше корректирующей способности кода, считывание информации осуществляется с выхода первого регистра 6 сдвига, -. т.е. с выхода первого канала декодирования. Одновременно со считыванием информации получателю во всех рассмотренных режимах осуществляется по- элементное сравнение (суммирование по модулю два) символов первого и второго каналов декодирования. В случае несовпадения символов получателю информации выдается сигнал (логическая "1"), характеризующей низкую надежность декодированного символа,Кроме того, использование в схеме третьего счетчика 25, осуществляющего подсчет числа стираний на интервале длины кодового ограничения иА, позволяет производить оценку надежности принятых кодовых символов до начала декодирования и реализовать адаптивный алгоритм работы порогового декодера сверточного кода путем изменения интервала стирагий, т.е. перераспределения количества ошибок и стираний в зависимости от состояния связи или отношения мощности сигнала (Р) к мощностишума (Р ) РсРшСреднюю вероятность ошибочного декодирования порогового декодера сверточного кода, реализующего данный алгоритм, рассчитывают по форьв .,Э муле Ров= С Рр СРР, к(6"1 (з ьс ( и) к.; С.е Р ягде и - эффективная длина кодового ограничения; Р, = Р(1-Р ) - вероятность ошибочного приема двоичного символа с учетом введения стираний;Рв - вероятность стираний символа,- 1 - Рз-Р 1 - вероятность безошибочного приема двоичного символа,Из приведенных зависимостей сле 5дует, что введение стираний и двухканалов декодирования обеспечиваетдополнительно получение энергетичес-кого выигрыша кодирования 0,5-1,15 дБ(соответственно при Р= 10- 10иР = 10 ) и увеличение коэффициентаповышения достоверности передачи информации в Б = 1,44-2,53 раза (соответственно при Р= 10 4 -10 2 и Р10 э ),15Формула изобр ет енияПороговый декодер сверточного кода, содержащий первый и второй распределители ветвей, первые и вторые управляющие входы которых объединены соответственно, первый выход первого распределителя ветвей подключен к первому информационному входу пер вого корректора ошибок и первому входу первого Формирователя проверочной последовательности, выход которого соединен с первым входом первого формирователя синдромной последовательности, второй вход которого подключен к второму выходу первого распределителя ветвей, выход подключен к первому входу первого анализатора синцромной последовательности, выход которого подключен к второму информационному входу первого корректора ошибок, и коммутатор, выход которого являетсяпервым выходом декодера, о т л и ч а ю щ и й с я тем, что, с целью повышения помехоустойчивости декодера, в него введены второй корректор ошибок, второй Формирователь проверочной последовательности, второй формирователь синдромной последовательности, второй анализатор синдромной последовательности, элемент ИЛИ, элементы совпадения, сумматоры по модулю два, счетчики импульсов, формирователи интервала анализа, регистры сдвига и блок Фазовой автоподстройки частоты, первый выход которого подключен к первому управляющему входу первого распределителя ветвей, второй выход подключен непосредственно к второму управляющему входу пер вого распределителя ветвей, к тактовым входам первого и второго корректоров ошибок, вторым входам первого формирователя проверочной последовательности и первого анализатора синдромной последовательности, первымвходам второго формирователя проверочной последовательности, второгоанализатора синдромной последовательности, первого, второй и третьего регистров сдвига и через первый формирователь интервала анализа к первымвходам первого и второго счетчиковимпульсов, выходы первого элементасовпадения и второго Формирователя интервала анализа подключены соответственно к первому и второму входамтретьего счетчика импульсов, выходкоторого соединен с вторым входомтретьего регистра сдвига, выходкоторого соединен с первым управляющим входом коммутатора, выходывторого элемента совпадения и элемента ИЛИ подключены соответственно к информационным входам первого ивторого распределителя ветвей, первыйвыход которого подключен к второмувходу второго формирователя проверочной последовательности и первомуинформационному входу второго корректора ошибок, выход которого подключен к второму входу второго регистрасдвига, выход которого подключенк первому входу первого сумматора помодулю два и первому информационномувходу коммутатора, второй выход второго распределителя ветвей и выходвторого формирователя проверочнойпоследовательности подключены соответственно к первому и второму входам второго формирователя синдромнойпоследовательности, выход которогосоединен с вторым входом второгоанализатора синдромной последовательности, выход которого подключен квторому информационному входу второго корректора ошибок и второму входувторого счетчика, выход которого подключен к второму управляющему входукоммутатора, выход первого корректора ошибок подключен к второму входупервого регистра сдвига, выход которого подключен к второму информационному входу коммутатора и второмувходу первого сумматора по модулюдва, выходы второго сумматора по модулю два и второго анализатора синдромной последовательности подключены соответственно к первому входупервого элемента совпадения и второму входу счетчика импульсов, выходкоторого подключен к третьему управляющему входу коммутатора, вход второго Формирователя интервала анализа объединен с входом блока Фаэо 5 вой автоподстройки частоты и вторым входом первого элемента совпадения и является синхрониэирующим входом устройства, первые входы элемента ИЛИ, второго сумматора по модулю два и второго элемента совпадения объединены и являются первым информационным входом устройства, вторые входы элемента ИЛИ, второго сумматора по модулю два и второго элемента совпадения объединены и являются вторым информационным входом устройства, второй и третий выходы коммутатора и выход первого сумматора по модулю два являются соответственно вторым, третьим и четвертым выходами устройства.1443180 Составитель О.Тюринаикова Техред Л.Олийнык ектор М,Васильева едактор В Подписно аз 639 б,5 роизводственно-полиграфическое предприятие, г, Ужгород, ул. Проектная Тираж 92 ВНИИПИ Государс по делам изо 13035, Москва, Ж енного комитета ССетений и открытийРаушская наб., д