Устройство для преобразования двоичного кода в двоично десятичный

(51)4 Н 03 ЮЫЯ;3:,"1РтЦР 3 ЕБСЕ ИЗОБРЕТЕНИВИДЕТЕЛЬСТВУ ОА Н ДвТОРСКОМ 4241134/2 1) 2) 12.05.8 30.11.8 Специал ибропри В.В.Кор 681.325Авторск 314, кл торское 538, кп УСТРОЙС НОГО КО Р бб ПРЕОБРАЗОВАНИЯОИЧНО-ДЕСЯТИЧНЫЙ ВОА(5 ч)ДВОИЧ Ю ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ Бюл. Р 44.ное конструкторское бюор", г. Таганрог аловский и А.А.Вяльйин 088.8) ЯО 14414(57) Изобретение относится к измери"тельной, вычислительной технике итехнике средств управления и можетбыть использовано для преобразованиядвоичного кода в двоично-десятичный.Цель изобретения - сокращение аппаратурных затрат. Устройство, содержащее генератор 3 тактовых импульсов,параллельные двоично-десятичные декадные сумматоры 10-12, регистр 13промежуточных сумм, выходной регистр14, содержит дополнительно шифратор9, мультиплексор 8 и двоичные вычитающие счетчики 5-6 с соответствующими связями, 1 ил.Изобретение относится к измерительной и вычислительной технике, а также к технике средств управления и может быть использовано для преобра 5 зования двоичного кода в двоично-десятичный.Цель изобретения - сокращение аппаратурных затрат,На чертеже изображена Функциональ".10ная схема предлагаемого устройства,Устройство содержит информационные входы 1, вход 2 "Начало преобразованиятт, генератор 3 тактовых импульсов, многовходовой элемент И 4,двоичные вычитающие счетчики 5-6,Формироватепь 7 сигнала записи, мультиплексор 8, шифратор 9, параллельные двоично-десятичные декадные сумматоры 10-12, регистр 13 промежуточных сумм, выходной регистр 14 и выходыСхема работает следующим образом.В исходный момент времени на вход1 устройства приходит код, при этом 25группа младших разрядов проходит через первый вход мультиплексора 8,выходы которого соединены с первымивхоцами первого параллельного двоично-десятичного декадного сумматора Зт 110 младших разрядов. Результат сложения поступает на вход регистра 13пролтежуточиьтх сумм, С приходом имгтульса правильности входной информа.ции (сигнал "1 туск") по е еДнему35Фронту вырабатывается импульс начальной установки (" Установка 0") и импульс записи Форлтирователем 7 сигнала записи, который записывает двоичный код группы старших разрядов впервый двоичный вычитающий счетчик 5и и-й двоичный вычитающий счетчик 6и устанавливает в "0 выходной регистр 14 по заднему Фронту п 1 тусктт.По з аднему Фронту выходного импульсад 5формирователя 7 сигнала записи проис-ходит запись в регистр 13 промежуточных сумм информации. На выходах двоичньтх вычитающих счетчиков 5 и 6 Формируется уровень логическойединицы,если записанный в них двоичный кодотличен от нуля, С выходов двоичныхвычитающих счетчиков 5 и 6 информа -ция поступает на входы многовходово-.го элемента И 4 и на вход шифратора9. Если на входы многовходового элемента И 4 приходит хотя бы одна логическая единица, то на его выходепоявляется логическая единица, кото рая поступает на управляющий входмультиплексора 8 и переключает е,"она нропускание информации со вторстт группы входов.В таблице приведены значения дополнительного десятичного кода, формируемого тштфратором 9 для пвенадцатиразрядного двоичного кода в зависимости от состояния двоичных вычитаюших счетчиков 5 и 6. Состояние выходовдвоично-вычитающих счетчиков Дополнительный десятичный код Счетчик 5 Счетчик 6 0 16 0 256 272 Так, дпя вссьмиразрядного двоилного кода. требуется допопнтттельньтй код 0 и 16, а для двенадцатиразрядпого двоичного кода требуется дополнительньтй код О 16 256 и 272 Цопопнитепьные коды с вьходы шифратора 9 посту- пают на зторь.е входы мультиплексора 8 и на первые входы параллельных двоично-десятичных декадных сумматоров11 и 12,На вторые входы параллельных двоично-десятичных декадных сумматоров10 - 12 поступает код с выхода выходного регистра 14, Результат сложенияс выхода параллельных двопчно -десятичных декадных сумматоров 10 - 12поступает на вход регистра 13 промежуточных султт:. С поиходом следующегоимпульса па вход Формирователя 7 сигнала записи по переднему Фрон."у появ-,ляется импульс записи информации ввыходной регистр 14 и вычитание логической .единицы в двоична-вычитаюитихсчетчиках 5 и 6 из ранее запттсантяогов них кода. В коттпе импульса по заднему Фронту на выходе Формирователя7 сигнала записи Формируется импуль .записи информации в регистр 13 промежуточных сумм а затем происходитобработка кода так, как было ранееописанот т.е, импульсы будуТ посту441485 установится состояние логического нуля, при этом многонходовой элемент И 4 переключает мультиплексор 8 на первую группу нходон и формировательсигнала записи сформирует сигнал Конец преобразования", в результате чего устройство будет готово к обработке следующего двоичного кода. Составитель Н. Шелобанова Техред М,Ходанич Корректор В.Бутяга Редактор А.Ренин Заказ 6296/57 Тираж 929 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 пать до тех пор, пока на выходах двоично-вычитающих счетчиков 5 и 6 не Формула изобретенияУстройство для преобразования двоичного кода в дноично-десятичный, содержащее генератор тактовых импульсов, параллельные двоично-десятичные декадные сумматоры, регистр промежуточных сумм, формирователь сигнала записи, ныходной регистр, выходы параллельных двоично-десятичных декадных сумматоров подключены к входам регистра промежуточных сумм, выходы которого соединены с входами выходного регистра, выходы которого являются выходами устройства и соединены с первыми входами параллельных двоичнодесятичных декадных сумматоров, вход разрешения записи регистра промежуточных сумм соединен с первым выходом формирователя сигнала записи, первый вход которого соединен с выходом генератора тактовых импульсов, о т л и ч а ю щ е е с я тем, что,с целью сокращения аппаратурных затрат, оно содержит мультиплексор,многонходовый элемент И, двоичные 5нычитающие счетчики и шифратор при 1чем выходы мультиплексора соединеныс вторыми входами первого параллельного двоична-десятичного декадногосумматора младших разрядов, а первые 10 и вторые входы подключены соответственно к входам младших разрядов устройства и к выходам младших разрядовшифратора, выходы старших раэрядонкоторого соединены с вторыми входами 15 параллельных двоично-десятичных декадчых сумматоров, а управляющие входы соединены с выходами двоичных вычитающих счетчиков и соответствующими входами многовходового элемента 20 И, выход кОторого соединен с управляющим входом мультиплексора и вторым входом формирователя сигнала записи, третий вход которого соединенс входом запуска генератора тактовых 25 импульсов и входом "Начало преобразования" устройства, вход сброса выходного регистра и входы разрешения записи двоичных вычитающих счетчиковсоединены с вторым выходом формирова теля сигнала записи, входы разрешения записи выходного регистра и двоичных вычитаюших счетчиков соединены с первым выходом формирователясигнала записи,