Преобразователь двоичного кода в код фибоначчи

(21 (22 (46 ский инст ство СССР 12, 1976, ИЧНОГО КО СУДАРСТВЕННЫЙ НОМИТЕТ СССР.Попович681327 (088,8) .Авторское свидетел933, кл. Н 03 М 13ПРЕОБРАЗОВАТЕЛЬ ДВД ФИБОНАЧЧИ тут (72) В.Г,В .и И.М (53) (56) У 66 (54) В КО(57) Изобретение относится к вычислительной технике и может быть использовано в.системах преобразования информации, представленной двоичнымкодом, в код Фибоначчи. Целью изобретения является повынение быстродействия преобразователя, Преобразователь содержит входной регистр 1,сумматор 2, блоки 3 - 5 постояннойпамяти, выходной регистр 6, элемент7 задержки, информационные и управляющие входы 8 и, выходы 1 О преобразователя. 1 ил,1439751, Изобретение относится к вычислительной технике,и может быть использовано для преобразования информации, представленной двоичным кодом5в код Фибоначчи.Цель изобретения - повышение быстродействия преобразователя,На чертеже представлена функциональнал схема преобразователя.Преобразователь содержит входнойрегистр 1, сумматор 2, блоки 3 - 5постоянной памяти, выходной регистр6, элемент 7 задержки, информационные управляющие входы 8 и 9 и выходы 1 О преобразователя.Преобразователь работает следующим образом,При подаче.на управляющий вход9 резрешающего сигнала входной кодзаписывается в входной регистр 1,Информация, содержащаяся в младшихш разрядах входного кода, поступаетс соответствующих выходов входногорегистра 1 на первые входы сумматора 2, В зависимости от разрядностии входного кода параметр ш выбираети ся равным -- . когда и является не 2и30четным и -- когда и является четф 2 фным.Информация, содержащаяся в старших разрядах входного кода, поступает на входы первого 3 и второго 4 блоков постоянной памяти. Блок 3 постоянной памяти закодирован таким образом, что при подаче на его вход значения старших разрядов входного кода на его выходе формируется в 40 двоичной форме код остатка от преобразования этой информации в код Фибоначчи, содержащегося в 1 младших разрядах кода Фибоначчи, При этом значение параметра 1 выбирается из условия Ц(1-3)ъ 2 -2. Код остатка с выхода блока 3 постоянной памяти поступает на вторые входы сумматора 2, на выходе которого формируется код суммы остатка и входной величины, содержащеися в ш младших разрядахн50 входного кода. Код с выхода сумма" тора 2 поступает на,входы третьего блока 5 постоянной памяти. Блок 5 закодирован таким образом, что при подаче на его вход двоичного кода55 разрядностью 1 одц(1+1) +1 на его выходе формируется соответствуюший код Фибоначчи 1 младших разрядов выходного кода,Блок 4 постоянной памяти закодирован таким образом, что при подаче на его входы информации, содержащейся в группе и-в старших разрядов входного кода, на его выходе формируются значения кода Фибоначчи в старшей группе разрядов, начиная с (1+1)-го.По истечении времени переходных процессов в сумматоре 2 и блоках 3-5 управляющий сигнал с выхода элемента 7 задержки поступает на управляющий вход регистра 6, в результате чего информация с выходов блоков 4 и 5 постоянной памяти записывается в выходной регистр.Форм ула изображенияПреобразователь двоичного кода в код Фибоначчи, содержащий и-разрядный (и-разрядность входного кода) входной регистр, информационные и управляющий входы которого являются соответственно информационными и управаяющим входами преобразователя, сумматор и выходной регистр, о т л и - ч а ю щ и й с я тем, что, с целью увеличения быстродействия преобразователя, в него введены блоки постоянной памяти и элемент задержки, вход которого подключен к управляющему входу преобразователя, а выход соединен с управляющим входом выходного регистра, выходы в младших и и-ш старших разрядов входного регистраии(вв - при и - нечетном ш= --2 2 при и - четном) соединены соответственно с первыми входами сумматора и входами первого и второго блоков постоянной памяти, выходы первого блока постоянной памяти соединены с вторыми входами сумматора, выходы которого соединены с входами третьего блока постоянной памяти, выходы которого соединены с входами 1 младших разрядов выходного регистра (где 1 определяется из соотношения (1-3) ъъ,2 -2, Ч /) - вес х-го разряда кода Фибоначчи), выход второго блока постоянной памяти соединен с входами старших разрядов выходного регистра, выходы которого являются выходамипреобразователя.