Способ аналого-цифрового преобразования

Изобретение относится к электроизмерительной и вычислительной технике и можетбыть использовано вконтрольно-измерительных системах,Цель предлагаемого изобретенияуменьшение динамической погрешности.На фиг.1 изображено устроиство дляосуществления предлагаемого способа;на фиг. 2 - функциональная схема блока анализа кодовых комбинаций; нафиг. 3 - диаграммы состояний.Устройство для осуществления предлагаемого способа содержит сумматор 1,два преобразователя входного сигнала 15в код (ПВК) : ПВК,2 и ПВКЗ, два регистра 4 и 5, мультиплексор МП) 6,сумматор-вычитатель (СВ) 7, блок 8анализа кодовых комбинаций и элементзадержки 9. 20Устройство для осуществления предлагаемого способа работает следующимобразом.Входной сигнал 11(1) смещаетсявверх и вниз на значение, равное2511 = 1 Н, что эквивалентно соответствующему смещению шкал преобразоват елей.По сигналу "Пуск" оба преобразователя по команде "Выдача информациип ЗОвыходные коды 11 и 11. заносятся в рейгистры 4 и 5, а блок Я выбирает издвух кодовых комбинаций ту, котораяимеет наименьшее число одинаковыхсимВОлОВ считая От младчего Разря 35да, Если это будет И, то подключается выход регистра 4 на вход сумматора-вычитателя 7, который вычитаетиз 11, значение И , соответствующее 11 . Если это будет Л , то результат И получается путем суммирования И и И, Через время задержки, определяемое длительностью операций в блоках 4-8, по сигналу с выхода элемента 9 задержки код И запывается во внешнее устройство,Практическая реализация мультиплексора (МП) 6 и сумматора вычитателя (СВ) 7 не вызывает затруднений,так как эти блоки являются типовыми.Кроме того, вместо СВ 7 могут, бытьиспользованы отдельно сумматор и вычитатель, которые в этом случае должны быть включены между выходами регистров 4 и 5 и входами МП 6. Код Ибудет сниматься с выхода МП 6,Функциональная схема блока 8 анализа кодовых комбинаций содержит2 К (где К - число разрядов АЦП) элементов 10 сложения по модулю два,2 К инверторов 11, 2 К элементов 12совпадения, элементы 13 и 14 сборкии инвертор 15. Схема блока 8 построена так, что единица на ее выходе означает необходимость подключения квходу сумматора-вычитателя 7 выходаПВК 2,Блок 8 анализа кодовых комбинацийработает следующим образом,Пусть кодовые комбинации И и 1имеют соответственнои,1 опинаковых символов, считая от младшего разряда, причемФ,. Тогда на выходахсоответствующих элементов 10 появятся единицы, в результате чего нулис выходов соответствующих им инверторов 1 запретят прохождение сигналов через элементы 12 совпадения, Если"- , то единица появится лишьна выходе соответствующего элемента12 совпадения в канале кода И , еслиже) 3, то - лишь на выходе элемента совпадения в канале кода И , Впервом случае на выходе блока 8 будет присутствовать единица, во втором - нольПри=, на выходах элемента 13 сборки - нули, в результатечего с помощью блоков 14 и 15 обеспечивается приоритет ПВК, хотя в данном случае безралично, с выхода какого из преобразователей снимать информацию.Схема обеспечивает высокое быстродействие, так как построена по комбинационному принципу, что доказываетвозможность осуществления всех дополнительных операций за время одногоцикла преобразования АЦП. В этом случае частота дискретизации устройства)не снижается, Функционированиесхемы поясняется четырьмя примерами кодовых комбинаций: 00 0001и ОО 0011, ОО " 0011 и ОО0011,000011 и 00 0001, 11011 и1 О 1000, Только третий пример соотвествует нулю на выходе блока 8,т.е. необходимости выбора ИСледует отметить, что в случае,если устройство работает с ЭВМ и имеется резерв времени и памяти ЭВМ, товсе операции, выполняемые блоками4 - 8, можно осуществить программнымпутем.Для оценки эффективности предлагаемого способа предположим, что имеются два параллельно последовательных ПВК, цикл преобразования кото1441477 х Тр то рых состоит нз двух тактов. В первый момент времени 1 с помощью идеального параллельно ПВК оцениваются два старших разряда кода входного сигна,5 ла. Во второй момент времени 1отстоящий от первого на время тДР преобразования, с помощью второго ПВК параллельного типа оцениваются три младших разряда. 10Пусть на входе таких ПВК действует линейно изменяющийся сигнал с производной 1, определяемой из со-о тношения ( Б Т = Е с,2, где Е, - значение ступени квантования 15 АЦП старших разрядов, Воспользовавшись методом анализа диаграмм состояний, приведенных на фиг.3, можно получить зависимости динамической погрешности преобразования от значе ния входного сигнала Б в момент принятый за момент отсчета ПВК.На диаграммах состояний (фиг.З) две верхние диаграммы соответствуютЦ ) О, а две нижние - У О, При построении учтено, что шкалы ЛВК и ПВК смещены относительно исходного положения на П = 7, /4, а относительно друг друга - на Ьч/(К), где Ь - максимальное значение динамичес кой погрешности; К=2 - число используемых преобразователей.При таком значении П участки шкалы с большой динамической погрешностью одного ПВК будут приходиться на участки с малой погрешностью другого. На участках с большой погревностью ЬХ, где 2 - значение ступени квантования ПВК, выходные кодовые комбинации а 1 и а не из меняются и содержат одинаковые символы в. младших разрядах, причем, если ПО, то ими являются все едини-, цы, а если 11(О, то ими являются все нули. На,участках с малой погрешАностью кодовые комбинации содержат меньшее число одинаковых символов. Это дает возможность уменьшить динамическую погрешность преобразования путем выбора кодовой комбинации 50 с меньшим числом этих символов, но при этом выходной код оказывается больше или меньше требуемого на значение а , пропорциональное П ,поэсмтому к выбранной комбинации необходи мо прибавить (или отнять от нее) зна"чение асмфЭффективность Э предлагаемого способа оценивают, как отношение максимальных скоростей изменения входного сигнала с учетом коррекции дипамичесй пршн рабез нее, т.е. Ппри использовании двух АЦП, подобных рассмотренным, но содержащих ш старших и и младших разрядов.Так как 1 о-Э = 0 юа к/11 ва = 2Таким образом, максимально допустимая скорость изменения входногосигнала рассмотренной структуры, прикоторой методическая динамическаяпогрешность не превышает К, увеличивается в 2"раз. Реально подобные структуры имеют и = 3-6 и более,так что ширина полосы частот входного сигнала увеличивается в (4-32)раза,В рассмотренных структурах параллельно последовательных АЦП причинапоявления одинаковых. символов в младших разрядах (или пропуска соответствующих кодовых комбинаций) состоит в том, что группа старших разрядов выходного кода оценивается приодном мгновенном значении входногосигнала, а группа младших - при другом, Данная причина имеет место втой или иной степени практически увсех АЦП, не имеющих на входе аналоговое запоминающее устройство, поэтому предлагаемый способ применим кданным структурам, Эффективность способа зависит от степени неравномерности зависимости динамической погрешности (в точ числе и инструментальной) от значения 1 У, т.е. какот структуры АЦП, так и их конкретной реализации. Оценить ее не всегдатак просто, как в рассмотренном случае, В частности, для оценки эффективности способа применительно к двумАЦП порязрядного уравновешиванияиспользовалось его моделированиена ЭВМ. Исследовался АЦП на 11 двоичных разрядов, Расчеты показали,что максимальная динамическая мето 1441477дическая погрешность при коррекции превышает 2 , но скорость ее роста с увеличением Б в 4 раза меньше, чем у одиночного АЦП, что эквивалентно расширению полосы частот входного сигнала при заданном значении максимальной погрешности в 4 раза.Таким образом, предлагаемый способ позволяет без вмешательства в структуру АЦП и снижения максимальной частоты дискретизации значительно уменьшить динамическую погрешность преобразования, Кроме того, предлагаемый способ обладает универсальностью, так как он применим ко многим структурам АЦП, а для его реализации требуется только типовое обо-.рудование.Формула изобретенияСпособ аналого-цифрового преобразования, заключающийся в одновременном преобразовании аналоговой вели чины в код несколькими преобразователями входной величины в код, о т - л и ч а ю щ и й с я тем, что, с целью уменьшения динамической погрешности, предварительно смещают шкалы преобразователей входной величины в код друг относительно друга на значе ние, равное отношению максимальногозначения динамической погрешности одного преобразователя к числу остальных преобразователей входной величины в код, а в качестве кода ис пользуют кодовую комбинацию того преобразователя входной величины в код, которая содержит наименьшее количество одинаковых символов, считая от младшего разряда, и суммируют ее с 20 кодом, соответствующим значению смещения шкалы данного преобразователя входной величины в код..Реви акт ектор М,Васильева аказ 6295/5 ИИ 113035 Производственно-полиграфическое предприятие, г, Ужгород,роектная Тираж 929И Государственного кделам изобретений иМосква, Ж, Раушск Подписноитета СССРткрытийнаб., д, 4/5