Устройство для автоматической проверки преобразователя угол код

ОЮЗ СОВЕТСКИХОЦИАЛИСТИЧЕСКИЕСПУБЛИК 9) О 51)4 Н 03 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ. И ОТКРЫТИЙ АНИЕ ИЗОБРЕТСКОМУ СВИДЕТЕЛЬСТВУ О 4-2(54) УСТРОЙСТВО ДПЯ АВТОМАТИЧЕСКОЙПРОВЕРКИ ПРЕОБРАЗОВАТЕЛЯ УГОЛ - КОД(57) Изобретение относится к автоматике и вычислительной технике и предназначено для автоматического измерения погрешности преобразователей угла поворота вала в код. Целью изобретения является повышение информативности устройства за счет обеспечения возможности определения систематических и случайных погрешностей.Дпя этого в устройство для автоматической проверки преобразователя углаповорота вала в код, содержащее привод, эталонный преобразователь, преобразователь кода, преобразователь воопроизвеатов измерем дости оставля кл измеречем за Б М ормационеобразоваа в код,ваемого в кода и 3 з.п.(71) Специальбюро Институтроники АН Арм)1 447742, кл. Бюл. Ф 44е конструкторскоерадиофизики и электР нян088.8)свидетельство СССРН 03 М 1/10, 1981,видетельство СССРН 03 М 1/10, 1.972. кода с дополнительным старшим разрядом, триггер, два дешифратора нулевого кода, первый регистр, индикаторсмены кода, сумматор, делитель частоты, введены дешифратор, второй регистр, блок управления, блок выделения сектора, блок усреднения, двацифроаналоговых преобразователя,аналоговый вычитатель. Поставленнаяцепь достигается усреднением результатов измерения погрешности в заданном интервале углов поворота валапреобразователя, Изменение в широкомдиапазоне заданного интервала позволяет последовательно выделять и исследовать различные систематические составляющие погрешности дения. Сравнением результ ния по двум отдельным кан гается выделение случайно щей погрешности, Полный ц ния завершается не более, оборотов вала, где И - ин ная емкость испытуемого п зователя угла поворота вал а М - количество рассматрвыделяемом секторе квантопытуемого преобразователяф-лы, 5 ил.Изобретение гтцосится к автоматике и вычислительной технике и предназначено для автоматического измерения погрешности преобразователей угла 5 поворота вала н код.Цель изобретения - понышение информативности устройства за счет обеспечения возможности определения систематических и случайных погрешностей.Ня фиг. 1 изображена функциональная схема предлагаемого устройствя; ня фиг.2 - функциональная схема блока выделения сектора; на фиг. 3функциональная схема блока усреднения; на фиг. 4 - функциональная схема блока управления; на фиг, 5 - диаграммы работы устройства.Устройство содержит блок 1 усред нения, эталонный преобразователь 2 угла поворота вяла н код, привод 3, преобразователь 4 кодл, преобразователь 5 кода с дополнительным старшим разрядом б, дешифряторы 7 и 8 цулевого кода, дешифратор 9, индикатор 10 смены кода, триггер 11, регистры 12 и 13, делитель 14 частоты, сумматор 15, аналоговый нычитатель 16, цифроаналоговые преобразователи 17 и 18, блок 19 управления и блок 20 выделения сектора. Испытуемый преобразователь 21 установлен на валу привода 3. Блок 20 выделения сектора содержит регистры 22,1 - 22,К сдвига ре 35 гистры 23,1 - 23.К памяти и коммутатор 24.Блок 1 усреднения содержит сумматор 25, регистр 26 сдвига и регистр 40 27 памяти.Блок 19 управления содержит формирователи 28-31 импульсов, инверторы 32-34, генераторы 35 и 36 импульсов, дешифряторы 37 и 38 и счетчик 39.Входы 40 регистра образуют вторую группу входов блока 20, управляющий вход 41 регистра 22.1 сдвига, управляющие входы 42 и 43 регистра 23,1 памяти и управляющие входы 44 комму 50 татора 24 образуют первую группу входов блока 20 выделения сектора.Информационные входы 45 сумматора 25 являются второй группой входов блока 1, я управляющие входы 46 и 47 регистра 26 сднига и управляющий вход 48 регистра 27 памяти образуют .первую группу входов блока 1 усреднеция, я выходы 49 регистра 27 памяти являются выходами блока 1 усреднения.Вход 50 формирователя 28 импуль- . сон является вторым входом блока 19 управления, а вход 51 счетчика 39 является первым входом блока 19 управления,Устройство работает следующим образом,При включении устройства валы преобразователей 2 и 21 приводятся вовращение приводом 3. Появление сигнала на входе 51 блока 19 (фиг,4) свыхода дешифратора 7 приводит к установке триггера 11 н нулевое состояниеи к записи в регистре 12 выходногокода преобразователя 5 (1+ - кодупреждения). Этот код постоянно присутствует на выходах регистра 12 ив течение всего процесса проверкипостоянно суммируется в параллельномсумматоре 1 5 с выходным кодом преобразователя 4,Появление сигнала ца выходе дешифратора 8 приводит к установке триггера 11 в состояние "1". Таким образом,формируется старший относительно кода преобразователя 5 разряд 6, чтообеспечивает дальнейшее возрастаниекода преобразователя 5 с целью исключения нарушений в операции вычитания кодов Из и И + К+, постоянно производимой н сумматоре 15.Разностный код 1 = И - (И + И+)на выходах сумматора 15 (фиг,2) вкаждый момент смены кода преобразователя 4 записывается в регистр 13 импульсами, поступающими с выхода индикатора 10, Таким образом, н течениеодного оборота вала испытуемого преобразователя 21 на выходе регистра13 появляются значения погрешностиЕ воспроизведения уровней квантования поочередно для всех квантовпреобразователя 21. Выходной код регистра 13 преобразуется цифроаналоговым преобразователем 17 в аналоговую величину, более удобную для регистрации.внешними устройствами графического отображения информации дляанализа и выявления составляющих погрешности Е = Е + Е , где Е - сис 2 л атематическая, а Е - случайная составляющая погрешности. К-разрядныйразностньм код на входах 40 поразрядно поступает на последовательные ин з144147 формационные входы регистров 221 22,К блока 20 выделения сектора (фиг.2), При поступлении очередного импульса записи на вход 41 (фиг.5), 5 формируемого формирователем 28 (фиг.4), в регистры 22.1-22,К записывается очередное значение кода. На входах 40 их содержимое сдвигается вправо на один разряд, Количество 1 О разрядов каждого из регистров 22 равно количеству М рассматриваемых в выделяемом секторе квантов. Содержимое регистров 22.1-22.К записывается в регистры 23.1 - 23,К Фронтом импульса, 15поступающего по входу 42 (Фиг.5),формируемого в блоке 19 (Фиг,4) инвертором 32 и формирователем 29 из импульса, поступающего по входу 41. Одновременно длительность импульса на входе 20 42 определяет время включения генератора 35, на выходе которого появляется последовательность импульсов на входе 43, поступающих на входы сдвига регистров 23.1-23.К. Поскольку ко личество импульсов на входе 43 рав ноМ, = М, то регистры 23.1-23.К опорожняются (происходит сдвиг вправо на М разрядов), в результате чего на ш-ых выходах регистров 23 пос- ЗО ледовательно появляются с щ-го по М-е значения кода на входах 40. Коммутатор 24, управляемый кодом с входов 44, формируемым в блоке 19 (фиг,4) дешифратором 38 из кода счет чика 39, последовательно подключается к выходам с первого по (М)-й регистров 23, В счетчике 39 подсчитывается количество импульсов, поступающих по входу 51, формируемых в 40 дешифраторе 7 в начале каждого оборота вала преобразователя 21. Цикл работы коммутатора 24 завершается после прохождения Моборотов. Таким образом, на выходе коммутатора 45 24 появляются группы от двух до М последовательных значений кода погрешности на входах 40. Выходной код блока 20 подается на входы последовательного сумматора 25 блока 1 бО (фиг.З). Таким образом, на выходе сумматора 25 появляется код, соответ,ствующий сумме., 1где ш = 2,:;: М в зависимости от данного кода на вхо де 44, а 1, - очередное значение погрешности Р , Этот код записывается в регистр 26 фронтом импульса с входа 46, Формируемого в блоке 19 инвертором 33 и формирователем 30. 0 дновременно импульс на входе 46 разрешает формирование импульсов на входе47 сдвига генератором 36. Количествоимпульсов р = 1 ог; ш определяется выходным кодом дешифратора 37, формируемым из выходного кода счетчика39. Подача импульсов по входу 47 нарег тр 26 обеспечивает сдвиг влевозаписанного кода на р разрядов, чтосоответствует операции, деления на ши вычисление среднего значения Т1-- , 1 ш последовательныхшзначений погрешности Е . Результатвычисления записывается в регистр 27фронтом импульса с входа 48, формируемого в блоке 9 инвертором 34 иформирователем 31. Импульс со входа48 используется также для обнулениясумматора 25,Импульсы на входе 41 формируютсяиз выходного сигнала делителя 14,работаищего на счетном принципе иуправляемого выходным кодом дешифратора 9, Формируемого из выходного кода счетчика 39. Первоначально делитель 14 установлен на коэффициентделения, равный 2, и формирует цифровой сигнал, меняищий свое состояниепри поступлении импульсов с выходаиндикатора 10 смены кода. Этот коэффициент деления остается неизменным в течение первых р = 1 ог М оборотов вала испытуемого преобразователя 21. Далее коэффициент деления ме 2няется, становится равным 2 , чтоприводит к расширении вщеляемогосектора в два раза, и сохраняетсянеизменным в течение последующих роборотов вала. Таким образом, в течение не более, чем за рР, оборотов вала испытуемогоИ преобразователя где й, = -- , проЭМ изводится усреднение в различных интервалах кода погрешности, что поз" воляет выделять различные систематические составляющие погрешности Е.Код с выхода преобразователя 21 подается на входы цифроаналогового преобразователя 18, аналоговый, выходной сигнал которого одновременно с выходным сигналом цифроаналогового преобразователя 17 подается на входы аналогового вычитателя 16 для выделения случайной составляющей погрешнос 1441478ти Е. Выходные оигналы преобразова -телей 17 и 18 и вычитателя 16 используются для регистрации на самописцеи анализа составляющих погрешности 5При работе с ЭВМ информация на неепоступает н виде пифроных кодов свыходов преобразонателя 4 (для определения адреса измеряемого кванта),с первых выходов блока 19 (для определения интервала усреднения), с выходов регистра 13 (код погрешности)и преобразователя 21 (усредненныйкод погрешности),15Формула изобретения 1, Устройство для автоматической проверки преобразователя угол - код, содержащее привод, вал которого кине матически соединен с валом эталонного преобразователя, угла поворота вала и код, который является кинемати-. ческим входом устройства, преобразонатель кода, входы которого являют ся информационными входами устройства, а выходы соединены с входами первого дешифратора нулевого кода и и индикатора смены кода, преобразователь кода с дополнительным старшим 30 разрядом, входы основных разрядов которого подключены к выходам разрядов эталонного преобразователя угла поворота вала в код, а выходы соединены с входами второго дешифратора ну 35 левого кода, триггер, первый регистр, делитель частоты, сумматор, о т л и - ч а ю щ е е с я тем, что, с целью повышения информативности устройства за счет обеспечения возможности40 определения систематических и случайных погрешностей, и него введены дешифратор, второй регистр, блок управления, блок выделения сектора, блок усреднения, первый и второй циф 45 роаналоговые преобразователи, аналоговый вычитатель, выходы преобразователя кода являются первой группой цифровых выходов устройства и соединены с первой группои входов сумматора, выход индикатора смены кода соединен со счетным входом делителя частоты и с входом записи второго регистра, выход первого дешифратора нулевого кода соединен с первым входом триггера, входом записи первого реги стра и первым входом блока управления, первая группа выходов которого является втор 1 й группой цифровых выходов устройства и соединена черездешифратор с входами разрядов усилителя частоты, выход которого соединен с вторым входом блока управления, вторая группа выходов которого соединена с первой группой входов блока усреднения, а третья группа выходов соединена с первой группой входов блока выделения сектора, выходы которого соединены с второй группой входон блока усреднения, выходы которого являются третьей группой цифровых выходов устройства и соединены с входами первого цифроаналогового преобразователя, выход которого является первым аналоговым выходом устройства и соединен с первым входом аналогового вычитателя, выход второго дешифратора нулевого кода соединен. с вторым входом триггера, выход которого соединен с входом дополнительного старшего разряда преобразователя кода с дополнительным старшим разрядом, выходы которого соединены с второй группой входов сумматора и с информационными входами первого регистра, выходы которого соединены с третьей группой входов сумматора, выходы которого соединены с второй группой входов блока выделения сектора и с информационными входами второго регистра, выходы которого являются четвертой группой цифровых выходов устройства и соедииены с входами второго цифроаналогового преобразователя, выход которого является вторым аналоговым выходом устройства и соединен с вторым входом аналогового вычитателя, выход которого является третьим аналоговым выходом устройства,2, 1 Устройство по п,1, о т л и - ч а ю щ е е с я тем, что блок управления содержит первый, второй, третий и четвертый формирователи импульсов, первый, второй и третий инверторы, первый и второй генераторы импульсов, первый и второй дешифраторы и счетчик, вход первого формирователя импульсов является вторым вхбдом блока управления, а выход соединеи с входом первого инвертора, выход которого соединен с входом второго Формирователя импульсов, выход которого соединен с входами первого генератора импульсов и второго инвертора, выход которого соединен с входом третьего Формирователя импульсов, выход которого, соединен суправляющим входом второго генератора импульсов и с входом третьего инвертора, выход которого соединен с входомчетвертого формирователя импульсов, вход счетчика является первым входом блока управления, выходы счетчика являются первой группой выходов блока управления и соединены с входами первого и второго дешифраторов, выходы первого дешифратора соединены с информационными входами второго генератора импульсов, выходы второго дешифратора совместно с выходами пеРвого и второго формиро вателей импульсов, первого генератораимпульсов являются третьей группой выходов блока управления, выходы третьего, четвертого,формирователей импульсов и второго генератора 2 О импульсов являются второй группой выходов блока управления.3. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок . выделения сектора содержит К регист ров сдвига, К регистров памяти и коммутатор, информационные входы К .Регистров сдвига являются второй группой входов блока выделения сектора, управляющие входы К регистров сдвига объединены, выходы регистров сдвига соединены с информационными входамиодноименных регистров памяти, одно- .именные управляющие входы регистровпамяти объединены, выходы регистровпамяти соединены с одноименными группами информационных входов коммутатора, выходы которого являются выходами блока выделения сектора, управляющие входы первого регистра сдвига,первого регистра памяти и коммутатора являются первой группой входовблока выделения сектора,4. Устройство по и.1, о т л и -ч а ю щ е е с я тем, что блок усреднейия содержит сумматор, регистрсдвига и регистр памяти, информационные входы сумматора являются второйгруппой входов блока усреднения, управляющий вход сумматора соединен. суправляющим входом регистра памяти,выходы сумматора соединены с информа-.ционными входами регистра сдвига,выходы которого соединены с информационными входами регистра памяти,выходы которого являются выходамиблока усреднения, управляющий входсумматора, первый и второй управляющие входы регистра сдвига являютсяпервой группой входов блока усреднения.144 418 9 б Е, сударин Корректор М, Васильева ПодписноеСССР ВНИИП и д, 4/ 03 оизводственно-полиграфическое предприятие, г. Ужгород оектная,Редактор А.Ре Заказ 6295/56 СоставителТехред Ч.Дид Тираж 929И Государственногделам изобретениМосква, Ж, Рауш комитет и откры кая наб