Боюн

Номер патента: 1728971

Опубликовано: 23.04.1992

Авторы: Боюн, Малиновский, Реуцкий, Урсу

МПК: H03M 7/12

Метки: данных, форматов

...осуществляется по правилу: все нули и первая встретившаяся единица при просмотре мантиссы входного числа справа налево передается без изменений, остальная 15 же часть мантиссы инвертируется.Нулевое значение первого разряда содержимого ячейки, поступающее на вход 11 последующего ППЗУ, означает, что предыдущим ППЗУ обнаружены одни нули и что 20 последующее ППЗУ должно выдать дополнительный код соответствующей входной тетрады. Единичное значение первого разряда содержимого ячейки означает, что предыдущим ППЗУ обнаружена первая еди ница и им выдан дополнительный код сдвинутой на соответствующее количество разрядов входной тетрады и что последующее ППЗУ должно выдать инверсный код соответствующей тетрады.30 Единичное значение...

Номер патента: 1686701

Опубликовано: 23.10.1991

Авторы: Боюн, Малиновский, Реуцкий, Урсу

МПК: H03M 7/12

Метки: данных, форматов

...значения входов представ 50 ляют собой по отношению к каждому изблоков ПЗУ 3-8 адрес соответствующейячейки памяти. Значения выходов представляют собой запрограммированное содержимое ячеек памяти. Первый (младший)55 входной разряд содержит двоичные значения сигнала, поступающего с входа знакапреобразования. Разряды управления сдвигом "1 в содержат двухразрядные двоичныекоды "ОО",11","10" и "01", показывающие,что мантиссу входного числа необходимоведено в табл, 2 - 5, 50Преобразование 16 и 64 разрядных форматов данных осуществляется аналогично изложенному, при этом количество ПЗУ блока 2 формирования мантиссы должнобыть уменьшено до трех или увеличено до двенадцати.Таким образом, преобразование форматовданных с...

Номер патента: 1617438

Опубликовано: 30.12.1990

Авторы: Боюн, Козлов, Тракай

МПК: G06F 7/64

Метки: второго, интегральных, решения, рода, уравнений, фредгольма

...16 нормы невяэок. С выхода дешифраторов 7 величины старших разрядов невяэок55 Я,(Х,) поступают в сумматоры 8 искомой Функции, туда же поступают зна ки невязок, т.е. в сумматоры 8 по/даются приращения функции ЬУ(Х ).В сумматорах 8 приращения Фнукциискладываются со значениями функции,полученными на предыдущей итерации.Таким образом реализуется основнаяформула итерационного процесса:(х,) - У(х,) + Ьк(х,).Величины приращений функции с выхода дешифраторов 6 поступают также через группу элементов ИЛИ 3 на сумматоры 4 невяэок, знаки этих приращений с выхода блоков И 10 тоже поступают на сумматоры 4 невязок через элементы ИЛИ 13 и элементы НЕ 11.Этим достигается получение на выходах сумматоров 4 невязок значений невязок Як(Х,), которые...

Номер патента: 1605253

Опубликовано: 07.11.1990

Авторы: Боюн, Козлов, Ладыженский, Серга

МПК: G06F 17/13, G06F 17/16

Метки: блок, вычислительный, дифференциальных, матричного, производных, решения, уравнений, устройства, частных

...переходит в состояние аз, 9101605253В этом состоянии осуществляются следую.ие операции. Через элементы И 68 и ИЛИ 90 обнуляетс счетчик 56 адреса, с выхода элемента И 81 выда 5 ется управляющий сигнал, по которому в сумматор 4 заносится остаток значения функции в четном узле из регистра 47 старших разрядов узла 5, а в сумматор 9 - значение суммы приращений в четном узле из регистра 11. По сигналу с выхода 25 в регистр 47 старших разрядов записывается информация из регистра 48 младших разрядов узла 5 и по сигналу на выходе 35 в регистр 11 заносится содержимое регистра 10. Вычисляют значение функции в четном узле. Для этого в состоянии а(, открывается элемент И 79 и вьдает управляющий сигнал на выход 36 по каждому тактовому...

Номер патента: 1578806

Опубликовано: 15.07.1990

Авторы: Бойко, Боюн, Малиновский, Матвиенко

МПК: G06F 17/17, H03H 21/00

Метки: адаптивный, нерекурсивный, фильтр, цифровой

...1 О задержки, для получения текущей выборки выходного сигнала Фильтра. С выхода второ О го сумматора 9 цифровой код выборки выходного сигнала поступает на выход адаптивного нерекурсивного цифрового фильтра 13 Синхронизация работы адаптивногонерекурсивного цифрового фильтра осуществляется с помощью генератора 11 тактовых импульсов, с выходов которого задержанные во времени . тактовые импульсы поступают на входы синхронизации аналого-цифрового пре образователя 1, блока 2 адаптации коэффициентов, второго скалятора 4,преобразователя 5 кода, регистра 10 задержки.С учетом возможностей реализации 25 блоков адаптивного нерекурсивного цифрового фильтра работа его осуществляется следующим образом. Приращения сигнала в виде единиц и нулей под...

Номер патента: 1501053

Опубликовано: 15.08.1989

Авторы: Боюн, Козлов, Ладыженский, Серга

МПК: G06F 7/64

Метки: вычислительный, сетки, узел, цифровой

...вход с вы- Цхода 88 преобразователя 12 с Д Б;1 на четвертый вход с- (к 11,1 - 1выхода 89 преобразователя 13 с 1 Ы 5, , (черточка над Д 0 озна" (к((к+) (к 1 (к+)У = Б + ,.с) 50к:сЧерез М тактов с выхода 118 выдается сигнал переполнения, по которому снимается блокировка с переключения состояния счетчика 135 блока 26 управления, и пока не выполнены все заданные итерации, т,е. нет сигчает, что это старший разряд соответствующего приращения). Кроме того, на пятый вход сумматора 15 поступает начиная с младших разрядов дополнительный код правой части 1;, из регистра 5 правой части, а на шесточ - дополнительный код 5 Б, из регистра 17 частичных сумм. На последний, седьмой, вход многовходового .сумматора 15 с выхода 105 преобразователя 14...

Номер патента: 1481739

Опубликовано: 23.05.1989

Авторы: Боюн, Кичаев, Столяров

МПК: G06F 7/06

Метки: массивов, чисел

...3).В соответствии с табл, 1 в регистры блока 13 необходимо записать в Рб 22 - 3 - (000001), в Рб 28 - 1 - (000001), (т. е. на выходе 29 - 1 устанавливается логическая единица), в Рб 22 в 2 (110001), что соответствует подаче на входы элемента И 26 последовательности единичных признаков из блоков памяти и реализации инверсии результатов выполнения операции И над единичными признаками массивов А и Аг, введенных ранее в блоки памяти.В результате выполнения операции И - НЕ над всеми числами массива реализует: ся требуемая операция; Результаты выполнения операций И - НЕ над единичными признаками чиеел первого А и второго Аг массивов используются для введения ограничения на прохождение стробирующих сигналов. Аналогично рассмотренному на...

Номер патента: 1481897

Опубликовано: 23.05.1989

Авторы: Боюн, Малиновский, Реуцкий, Урсу

МПК: H03M 7/12

Метки: двоично-десятичные, двоичных, чисел

...суммируется скодом 0000, если имеетя межтетрадный перенос из данной тетрады сумматора 9, и с двоичным кодом 1010, если указанный перенос отсутствует,В зависимости от зйачения старше-.го разряда входного числа, поступившего на первые входы блоков ПЗУ 1-4,выбирается область памяти, соответствующая положительному или отрицательному входному числу. Содержимое дляячеек памяти как для положительных,так и для отрицательных двоичных чисел представляет собой положительныедесятичные эквиваленты, так как десятичные числа должны быть представлены в прямом коде.Знак входного числа может передаваться на выход преобразователя в виде четвертого разряда тетрады знака,первый и третий разряды тетрады знака и второй разряд тетрады знака соединены...

Номер патента: 1476615

Опубликовано: 30.04.1989

Авторы: Боюн, Малиновский, Реуцкий, Урсу

МПК: H03M 7/12

Метки: данных, форматов

...на выходыхарактеристики преобразователя, Перный разряд с выхода сумматора 5 характеристики через элемент ИЛИ 8 поступает на первый выход характеристики, а через элемент НЕ 7 и элементИЛИ 9 - на второй выход характеристики преобразователя, Выход переполнения сумматора 5 характеристики черезэлемент ИЛИ 8 или элемент ИЛИ 9 подается соответственно на первый иливторой выходы характеристики преобразователя, 40Если мантисса положительна, то нулевое значение знака числа, поступающее на первые входы элементов И 11(фиг,3), устанавливает нулевое значение сигнала на вторые (управляющие) 45входы элементов ИСКЛОЧАЮЩЕЕ ИЛИ 12,вследствие чего мантисса, поступаюПример 1Знак Характеристикачисла0 10011111Исходный код 5 6щая с выхода блока 4 сдвига...

Номер патента: 1466012

Опубликовано: 15.03.1989

Авторы: Боюн, Мамедов

МПК: H03M 7/12

Метки: данных, форматов

...свидетельствуют соответственно о положительном и отрицательном порядках, то но всех случаях, кроме случая, когда порядок в выходном формате равняется "0", знаковый разряд счет - чика 2 порядка иннертирует свое значение на противоположное. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7 управляет вторым разрядом выходного смещенного порядка в зависимости от состояний знакового разряда и дополнительного старшего разряда счетчика 2 порядка.После того, как выходной код будет принят приемником информации, из него должен поступить сигнал "Окончание приема" по входу 11, который сбрасывает блок 4 управления в нулевое состояние, снимает сигнал занятости по выходу 9, после чего устройство готово к приему нового числа. 1466 формате определяется как инверсия 31...

Номер патента: 1462403

Опубликовано: 28.02.1989

Авторы: Аноприенко, Башков, Боюн, Лисовин

МПК: G09G 1/08

Метки: векторов, генератор

...управления, выходтриггера 13 знака Ь У, являющийся вхо- Одом 22 блока 16 управления, выходтриггера 15 знака разности (ЬХ-ЬУ)являющийся входом 23 блока 16 управления, В зависимости от значений входных сигналов блока 42 памяти на выходе появляются сигналы изменения координат. Рассмотрим все возможные случаи появления сигналов изменения ко"ординат. Анализируется знак оценочнойфункции Р, значение которой хранится 20в накапливающем регистре 9: а если(ЬХ-ЬУ)с 6, то .анализируется знак ДУ,Возможны два варианта. Если ДУ( )рто на 30 выходе блока 42 памяти появляется сигнал "-1 у", тогда изменя-, 25ется значение координаты У: Ур Ур-).Если дУ) О, то на 36 выходе блока42 памяти появляется сигнал "+1 у",тогда Ур =Уо+1. Изменение координатыУа при...

Номер патента: 1429107

Опубликовано: 07.10.1988

Авторы: Боюн, Кичаев, Столяров

МПК: G06F 7/06

Метки: массива, сортировки, чисел

...нулевой уровень поступает на выход 27блока 10 ограничения,Это приводит к тому, что как и вслучае табл. 2, п,числа массивамогут выводиться в порядке возрастания и убывания, но по шйне с выхода27 фиг. 2) блока 10 ограничения осу.ществляется запрет происхождениячисла, а именно записанного в регистры 19-1, 19-2 через элементы И 3 - 111-И, и синхронизирующего импульса через элемент И 12.Вариант режима вывода (табл. 2,п. 5) отличается тем, что сигналы свыходов "=" схем 20-1, 20-2 сравнения подаются на входы элементаИЛИ-НЕ 25 И через мультиплексоры21 - 1, 21-2 и его выход через мультиплексор 26 подключается к выходу27 блока 10 ограничения, При этомсигнал "Запрет" запрещает прохождение чисел с выхода счетчика черезэлемент И2 - на...

Номер патента: 1418909

Опубликовано: 23.08.1988

Авторы: Боюн, Малиновский, Реуцкий, Урсу

МПК: H03M 7/12

Метки: данных, форматов

...восьмой и девятый разряды счетчика 1 порядка станут равными нулю, снимается разрешающий сигнал с выхода элемента ИЛИ 17 и соответственно с первого выхода блока 9 управления, и появляется сигнал на выходе элемента НЕ 18, который поступает на входы элементов И 22 и 23, подготавливая блок 9 управления для дальнейшей работы.Если восьмой и девятый разряды счетчика 1 порядка сразу оказались равными нулю, то добавление единиц в счетчик 1 порядка и сдвиги вправо регистра мантиссы не производятся.Диапазон изменения характеристики входного числа соответствует изменению характеристики выходного числа в пределах; 0100000 - 0111111 для отрицательных и 1000000 - 1011111 для по" ложительных порядков.Пределы 0000000 - 0011111 для отрицательных и...

Номер патента: 1397938

Опубликовано: 23.05.1988

Авторы: Боюн, Головин

МПК: G06F 17/15

Метки: коррелятор, многоканальный, цифровой

...сумматора 10о с входом накапливающего сумматора 10, и запирает вход накапливающего сум -5 матора 10 р. В этом же такте в накапливающем сумматоре 10, образуется суммаи и н1 ОЕхру,+с хе+,уЕ =. уеД е: " г:В (5+31-м такте единичный сигнал с прямого выхода триггера 5 поступает на первый управляющий вход коммутатора 9 и данные иэ накапливающего сумматора 0 поступают в накапливающий сумматор 0, образуя сумму и:Сх у ,и т.д.ь +В этом же такте происходит эапира ние входа накапливающего сумматора 1 О и т.д.В (Я+1+и)-м тактие в сумматоре 10образуется сумма с . х у , происфьходит запирание входа накапливающего сумматора 10 , и на выход 15 поступает сигнал, свидетельствующий об окончании вычисления ординат корреляционной функции Н(К) при...

Номер патента: 1383336

Опубликовано: 23.03.1988

Авторы: Боюн, Столяров

МПК: G06F 7/08

Метки: массива, упорядочения, чисел

...от 5 мечает выходным сигналом наличие нулевого кода в счетчике 46 и единичным кода, отличного от нулевого.Аналогично производится проверка наличия чисел в ,порядоченном массиве, отличных от нуля.Установка на адресных входах 30-1 - 30-М и 31 блока 11 памяти некоторого кода приводит при считывании к обращению к 1-й ячейке памяти. . Это осуществляется подключением ее выхода 50, т.е. выхода дешифратора 47, через открытые единичным потенциалом с выхода элемента НЕ 33 и с 20 выхода преобразователя 39 элементы И37"1 - 37(М+1) и элемент ИЛИ 38 к выходу 40 запоминающего устройства. Следовательно, если число в счетчике 46 отлично от нуля, т.е. при запи си присутствуют числа, соответствующие адресу 1-й ячейки, на выходе блока 11 памяти...

Номер патента: 1361613

Опубликовано: 23.12.1987

Авторы: Башков, Боюн, Лисовин

МПК: G09G 1/08

Метки: векторов, генератор

...12 снимается сигнал установки в нуль.После этого по переднему Фронту первого тактового импульса разность абсолютных значений приращений Д У и дХ с выхода сумматора 16 записывается в накапливающий регистр 12 и триггер 11 устанавливается в состояние логи 10 15 20 25 30 ческой единицы. В результате этого ,по переднему фронту сигнала с выхода триггера 11 регистры 5 и 6 сдвига сдвигаются на один разряд влево, причем в младший их разряд записывается потенциал логического нуля, а коммутатор 18 пропускает на свой выход содержимое накапливающего регистра 12.В дальнейшем до конца прогресса генерации вектора триггеры 10 и 11 находятся в состоянии логической единицы, в результате чего в регистрах 5 и 6 сдвига неизменно находятся приращения 2 дХ и...

Номер патента: 1343410

Опубликовано: 07.10.1987

Авторы: Боюн, Козлов, Попов

МПК: G06F 7/64, G06G 7/18

Метки: аналого-цифровой, дифференциатор, инкрементный

...задержки на И тактов с помощью регистра 2 сдвига и после инверсии с помощью элемента НЕ 3.Серия тактовых импульсов с выхода тактового генератора 10 поступает на35 тактирующие входы следящего АЦП 1, регистра 2 сдвига, блока 13 регистров сдвига и через первый вход элемента ИЛИ 7 на тактирующий вход накапливающего сумматора 9, а также на первые управляющие входы коммутаторов 4 и 5. Сигналы на первых управляющих входах коммутаторов разрешают прохождение приращений с второй группы входов на выход коммутатора 5 и разрешают прохождение сигнала знака приращений с первого входа на выход коммутатора 4. Серия задержанных тактовых импуль сов тактового генератора 10 поступает через второй вход элемента ИЛИ 7 на тактирующий вход накапливающего...

Номер патента: 1332330

Опубликовано: 23.08.1987

Авторы: Боюн, Головин

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...преобразователя 6. Последний осуществляет преобразование входного сигнала х(г) из аналоговой формы в цифровую с частотой дискредитации, равной час тоте генератора 2 тактовых импульсов. С выхода приращений аналого-цифрового преобразователя 6 снимаются значения приращений входного сигнала х(г) в виде единиц и нулей за один такт работы устройства. Абсолютное значение приращения ах входного сигнала.х(г) равно единице младшего разряда, т,е, 2 ", причем значение сигнала. "О" 13323Изобретение относится к специализированным средствам вычислительной техники и предназначено для определения коэффициентов дискретного преоб 5 разования Фурье при работе в реальном масштабе времени.Цель изобретения - сокращение аппаратурньж затрат.На чертеже...

Номер патента: 1322421

Опубликовано: 07.07.1987

Авторы: Боюн, Матвиенко

МПК: H03H 17/06

Метки: нерекурсивный, фильтр, цифровой

...а на шестом выходе блока управления через элемент И 17 выдается управляющий сигнал, Дешифратор 14 осуществляет анализ содержимого счетчика 13 и выдает единичный сигнал, когда в счетчике появится нуль. Поэтому в первом такте 0- триггер 15 устанавливается в состояние "Оч тактовым сигналом, действующим по третьему входу блока управления, В следующих М тактах рабочего цикла содержимое счетчика уменьшается от Мдо нуля. Одновременно на пятый выход блока управления поступают тактовые импульсы. В последнем М-м такте рабочего цикла, когда содержимое счетчика 13 равно нулю, дешифратор 14 вырабатывает управляющий сигнал и через элемент ИЛИ 12 переводит счетчик 13 в режим параллельного занесения информации, При этом число Мс выхода регистра...

Номер патента: 1304020

Опубликовано: 15.04.1987

Авторы: Боюн, Козлов, Попов

МПК: G06F 7/64, G06G 7/18

Метки: дифференцирующее

...приращения поступают через элементрежиме. 3 13040 ИСКЛЮЧАЮЩЕЕ ИЛИ 8 и элемент И 6 на вычитающий вход первого разряда реверсивного счетчика 12. Начиная с (И+1)-го такта работы устройства, на выходах регистров 2, 3 сдвига появля ются задержанные на И тактов приращения.Рассмотрим ситуации, которые возможны на каждом такте пТ работы устройства после первых М тактов, т.е. 10 после выхода устройства на режим слежения.Приращения поступают на счетные 15 входы первого разряда реверсивного счетчика 12 рассмотренным способом.Положительное приращение М с+1 выхода преобразователя 1 проходит чеО рез элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9 и поступает на второй вход элемента И 7, на первом входе которого потенциал, запрещающий прохождение приращений на...

Номер патента: 1300541

Опубликовано: 30.03.1987

Авторы: Башков, Боюн, Лисовин

МПК: G06F 3/14, G09G 1/08

Метки: векторов, генератор

...нуля и на соответствующий входсумматора 15 поступит информация безпреобразования в блоке 17 элементовИСКЛЮЧАЮЩЕЕ ИЛИ,Таким образом, если содержимоенакапливающего регистра 13 положительно или равно нулю, то сумматор15 вычитает абсолютное значение выражения, находящегося на выходе сумматора 21, из содержимого накаплива"ющего регистра 13,С приходом на седьмой вход сигнала "Пуск" триггер 12 управленияустановится в единицу и с управляющего входа накапливающего регистра13 снимается сигнал установки в нуль.После этого по переднему фронтувнешнего тактового импульса, еслиприращения ЬХ и ЬУ не равны нулю,дешифраторы 14 и 24 одновременно подают на управляющие входы реверсивных счетчиков 1 и 2 суммирующие иливычитающие импульсы в...

Номер патента: 1295413

Опубликовано: 07.03.1987

Авторы: Боюн, Козлов, Тракай

МПК: G06F 17/13

Метки: второго, интегральных, порядка, решения, уравнений, фредгольма

...на10 примере решения интегрального урав- нения Ф о р м у л а и з обретения50 точности решения, Гри достижениизаданной точности решения интегрального уравнения (выполнении условия .1г) первый узел 38 сравнения вьдаесигнал на триггер 25, который запирает элемент И 29, прекращая выполнение последующих итераций, В сумматоре 41 происходит сложение адресаХ с величиной щ задания численногопараметра, поступающей на его второйвход, и значение щ+1 подается на информационный вход шифратора 40, Черезэлемент 33 задержки задержанный сигнал с выхода элемента И 29 поступаетна первый управляющий вход коммутатора 42, переключая его информационный вход на первый выход, и черезэлемент ИЛИ 35 - на управляющий входшифратора 40 (при этом величина щ+1в...

Номер патента: 1292006

Опубликовано: 23.02.1987

Авторы: Боюн, Головин

МПК: G06F 17/15

Метки: коррелятор, многоканальный, цифровой

...с второго выхода блока 1 осуществляется продвижение информации из второго узла 2 т в регистры 3, -3, соединенные последовательно, прием информации в регистр 5, накапливающие сумматоры 7, -7 и триггеры 8,-81ПЬ сигналам, поступающим с третьего выхода блока 1 на второй управляюший вход первого узла 2 осуществляется выдача кода с выхода первого узла 2, на второй вход первого сумматора 4 В течение этого времени значение единичного сигнала с инверсных выходов триггеров 8,-8, поступающее на второй управляющий вход коммутаторов 6, -6, разрешает коммутацию выходов регистров 31 -3 с входами накапливающих сумматоров 7, -7 . К этому времени на накапливающем сумматоре 7 накоплена сумма 1 дх уеч е 1 на накапливающем сумматоре 72 К-е+27 дх у ,...

Номер патента: 1290535

Опубликовано: 15.02.1987

Авторы: Боюн, Малиновский, Реуцкий, Урсу

МПК: H03M 7/12

Метки: данных, форматов

...нормализованное во входномформате с шестнадцатиричным основанием, может оказаться ненормализованным в формате с ,двоичным основанием, поэтому по значению старшегоразряда регистра 2 мантиссы осуществляется контроль нормализации. Еслиэтот разряд равен нулю, то единица 55на нулевом (инверсном) выходе этогоразряда регистра, заведенная на входблока 8 управления, открывает элемент И 19, котсрый дает разрешение на первый выход блока 8 управления на сдвиг (без знака) регистра 2 мантиссы влево и на вычитание единиц из счетчика 1 порядка. Сдвиги в регистре 2 мантиссы и вычитание единиц в счетчике 1 порядка осуществляется под воздействием тактовых импульсов до тех пор, пока в старшем (первом, разряде регистра 2 мантиссы не появляется...

Номер патента: 1290352

Опубликовано: 15.02.1987

Авторы: Боюн, Головин

МПК: G06F 17/15

Метки: коррелятор, многоканальный, цифровой

...дх, ув сдвигатель 4, в прямом коде, еслизнак произведения плюс", или в обратном коде, если знак произведения"минус", Код сигнала хИ ) в дискретной Форме с информационных выходовпервого аналого-циФрового преобразователя 1 в зависимости от знака при 35 ращения сигнала ду; и знака кода текущего значения аналогового сигналах(1) поступает на сдвигатель 11 через преобразователь 10 обратного кода в обратном коде, если произведение40 х.яххп д у. величина отрицатель"ная, и впрямом коде, если это произведение величина положительная.Если же знак приращения дх; или ду отрицательный (что соответствует "1на выходе знака приращения ана-, лого цифровых преобразователей 1,. и), то знак произведения дх. у,Ф или:ду,. х равен знаку, противоположному у....

Номер патента: 1290351

Опубликовано: 15.02.1987

Авторы: Боюн, Головин

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

..."0", что соответствуетположительному приращению входногосигнала х(Г), то содержимое выбранных ячеек блоков памяти 5 и 5,поступающее в накапливающие сумматоры 8, и 8 через мультиплексоры 7, и7 , складывается с содержимым этиход 1же сумматоров. 40Подключение выходов блоков памяти 5 и 5 ко входам накапливающих3сумматоров 8, и 8 через мультиплексоры 7 и 7 обеспечивает реали1 фзацию операции сдвига содержимого 45ячеек первого 5, и второго 5 блоковА(3 д) сх ХСОя ( д Г 3) =Х, СОя О+ХКвО=дх, С, +ьх, С, + дх С++дх памяти на величину приращения по модулю, кратную целой степени двойки.По достижении заданного числа отсчетов И, равного целой степени двойки, на выходе переполнения счетчика 4 появляется сигнал, свидетельствующий о том, что в...

Номер патента: 1283790

Опубликовано: 15.01.1987

Авторы: Боюн, Головин

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...личина приращений ь х сигнала х(С) по модулю меньше единицы и в сторону старших разрядов, если величина приращений дх; сигнала х(г.) по модулю больше единицы на количество разрядов, равное коду на выходе приращений аналого-цифрового преобразователя 6. Разрядность сумматора 13 и счетчика 11 блока управления равна 1 оВИ.45Если значение приращения ьх положительное, т,е, на знаковом выходе приращений аналого-цифрового преобразователя 6 равно "0", то коды содержимого накапливающих сумматоров 31 50 и З,поступающие через мультиплексоры 5, и 5 на входы соответственно третьего 3 и четвертого 3 накапьливающих сумматоров со сдвигом на а разрядов, суммируются с содержимым 55 накапливающих сумматоров 3 и 3 соответственно. Значение ш определяется...

Номер патента: 1278926

Опубликовано: 23.12.1986

Авторы: Башков, Боюн, Лисовин

МПК: G09G 1/08

Метки: векторов, генератор

...вход сумматора 15 инверсное значение приращения ЛХ. На вход переноса сумматора 15 при этом поступает потенциал логической единицы с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13. В результате этого, сумматор 15 осуществляет вычисление разности абсолютных значений приращений ЛУ и ЛХ.С приходом сигнала Пуск триггер 10 устанавливается в состояние логической единицы и с управляющего входа накапливающего регистра 11 снимается сигнал установки в нуль.После этого, по переднему фронту первого тактового импульса по входу ТИ разность абсолютных значений приращений ЛУ и ЛХ с выхода сумматора 15 записывается в накапливаюший регистр 11 и триггер 20 устанавливается в состояние логической единицы, В результате этого, по переднему фронту сигнала с выхода...

Номер патента: 1277134

Опубликовано: 15.12.1986

Авторы: Боюн, Козлов, Малиновский

МПК: G06F 17/13

Метки: вычислительное, дифференциальных, решения, уравнений

...2 код номера старшего разряда в г:риращении данного узла дП;, а из блока 1 памяти считывается коэффициент "-1", Сдвигатель 2 осуществляет сдвиг коэф(Ъициентов а . . . й; на число разрядов, равное номеру старшего разряда. соответствующего кода приращения д .,)тем самым осуществляется умножение этих коэффициентов на приращения переменной, В сумматоре 3 происходит накопление суммь) а П ,+ Ь дП. +Ч 1-1 ) 11 11 1,)+ с,дО; ), + с 1 дП ,1, а в последнем такте происходит вычитание приращения, сдюрмированного в данном узле дП . Таким образом, в сумматоре 3 формируется приращение( К+1) (11)где= ); - А) является остат 11ком от предыдущей итерации, из которого с помощью узла 4 приоритета вы, (К 1.1) деляется приращение дЬ в виде старшего...

Номер патента: 1273944

Опубликовано: 30.11.1986

Авторы: Боюн, Головин

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...12 по модулю дваи двух старших разрядов сумматораблока 1 управления, которые определяют номер квадранта аргумента функций з 3 п(ха ) и соз(ацд ). Остальныеразряды сумматора 11 блока управле"ния определяют адрес значениязхп(5. ьд) ипи соз( ьАЗ ) в соответствующем блоке памяти, 12739445 По достижении заданного числа отсчетов, равного Б, на выходе переполнения счетчика 9 появляется сигнал, свидетельствующий о том, что внакапливающих сумматорах 3 и 3 на 3 4коплено истинное Значение коэффициентов дискретного преобразованияФурье. С выхода переполнения счетчика 9 сигнал поступает на нулевойвход триггера 5 и выход 16 готовнос фти результата устройства. Частотадискретизации входного сигнала х (С),поступающего на вход 13 устройства,равна...