Устройство для обработки прерываний

СОНИ СО 9 ЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУЬЛИН Л 9) 8 щ) С 06 Р 9/46 САН ОБРЕТЕНИЯ АВТОРСКОМУ С ткпьствм.Н.Тимонькинченко, Б.В.Оный тельство СССР Р 9/46, 1987, льство СССР Р 9/46, 1985.5-3735, 6,Изобретение относится к автоматике и вычислительной технике и можетбыть использовано при проектированиивычислительных систем,Целью изобретения является повышение быстродействия,На чертеже приведена функциональная схема устройства для обработкипрерываний.Устройство содержит регистр ерываний, регистр 2 кода прерыва оустройства, и коммутаторов 3.1-3.п,(и) логических элементов 4.1-4.(п ИЛИ, мультиплексор 5, генератор 6тактовых импульсов, первый 7, второй8 и третий 9 триггеры, дешифраторО, приоритетный шифратор 11, первый 12, второй 13 и третий 14 логические элементы И, логический элементИЛИ-НЕ 15, вход 16 сигнала циклического опроса, вход 17 сигнала готовчости устройства, входы 18 прерываний устройства, группу выходов 19 устрои ройств т перег вом 1 пр ющег ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТПО ИЗОВРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ПРЕРЫВАНИЙ(57) Изобретение относится к автоматике и вычислительной технике и може быть использовано при проектировании вычислительных систем. Цель изобрете ния - повышение быстродействия, Устройство содержит приоритетный шифратор, генератор импульсов, дешифратор счетчик, мультиплексор, триггеры, элементы И, ИЛИ, ИЛИ-НЕ, регистр кода периферийного устройства и коммутаторы. 1 табл,. 1 ил. кода периферийного уствыход 20 сигналя прерыванустройства,Регистрпредназначен для приема и хранения сигналов прерываний о риферийных устройств, Каждый разрядистра закреплен за одним устройстСигналы прерываний на устройство поступают по входам 18. Регистр 2 служит для хранения кода периферийного устройства, требующего прерывания и имеющего в данный момент высший по сравнению с другими периферийными устройствами приоритет (в режиме приоритетного опроса), либо обслуживаемого в текущий момент времени (в режиме циклического опроса).Коммутаторы 3 осуществляют передачу сигналов прерываний с выходов регистра 1 прерываний на входы приоритетного шифраторав режимах циклического опроса и прерываний по приоритету. В зависимости ат комбинацийВходные сигналы Выходные сигналы ООО 001 010 001 .011 ОООО 0001 0010 0011 0100 управляющих сигналов на входах первого и второго логических элементов Икоммутаторов они осуществляют либопередачу, либо маскирование входныхсигналов. Логические элементы ИЛИ 45служат для Фррмирования управляющихсигналов на коммутаторе 3, маскирую"щих прохождение через них сигналовпрерываний в режиме циклического опроса.мультиплексор 5 передает сигналпрерывания от реэистра 1 прерыванийна выход 20 устройства,Генератор 6 тактовых импульсов 15формирует на первом, втором и третьем выходах три последовательноститактовых импульсов с соответствующнгми задержками щ, оа и С относительно друг друга. 20Первый триггер 7 предназначен дляуправления устройством при готовности процессора к обработке прерываний,Сигнал готовности процессора для обработки прерьваний поступает на вход 2517 устройства.Второй триггер 8 служит для задания режима работы устройства. В режиме циклического опроса прерыванийвторой триггер 8 находится в единичном состоянии, при обработке прерываний по приоритету - в нулевом состоянии,Третий триггер 9 служит для управ"ления работой коммутаторов 3 в режиме Зциклического опроса.Дешифратор 10 предназначен для.формирования унитарного кода периферийного устройства, требующего прерывания, н управления коммутаторами 3 40в различных режимах работы устройства,Приоритетный шифратор 11 служитдля формирования кода периферийногоустройства., требующего прерывания иимеющего в текущий момент временинаивысший приоритет.Для случая п=4 таблица соответствия, описывающая Функционированиеприоритетного шифратора 11, имеетследующий вид:ЛПродолжение таблицы -Входные сигналы Выходные сигналы 001 010 001 100 001 010 001 011 001 010 001 0101 О 10 0111 1000 1001 1010 1011 1100 1101 1110 1111 Первый 12, второй 13 и третий 14логические элементы И и логическийэлемент ИЛИ-НЕ 15 и обусловленныеими связи предназначены для формирования управляющих сигналов на регистр2 кода прерывающего устройства, третий триггер 9 и коммутаторы 3.На вход 16 сигнала циклическогоопроса устройства от процессора, обрабатывающего прерывание, в режимециклического опроса периферийныхустройств постоянно поступает сигнал,В режиме обслуживания процессоромпрерываний по приоритету сигнал навходе 16 отсутствует.На входе 17 сигнала готовностиустройства присутствует сигнал приготовности процессора обслуживатьпрерывания и отсутствует в противномслучае,На входы 18 прерываний от периферийных устройств поступают сигналыпрерываний. Каждому периферийномуустройству в регистре 1 прерыванийсоответствует один триггер.Устройство для обработки прерываний может функционировать в двух ре:жимах: приоритетного опроса; циклического опроса,В режиме приоритетного опроса навходе 16 сигнала циклического опросаустройства сигнал отсутствует, Генератор 6 тактовых импульсов формируетна первом, втором и третьем выходахпоследовательности импульсов Т 1, Т 2и Т 3. По первому импульсу последовательности Т 1 подтверждается нулевоесостояние второго триггера 8, а пер"вый триггер 7 перейдет в единичноесостояние, так как на 0-вход последнего с входа 17 сигнала готовностиустройства поступает сигнал (процес5 60697сор готов к обслуживанию прерыванийот периферийных устройств).Кроме того, в регистр 1 прерываний с входов 18 прерываний устройст 5ва записываются сигналы прерываний,С выходов регистра 1 прерываний сигналы поступают на информационныевходы мультиплексора 5 и на первыевходы первых и вторых логических Оэлементов И коммутаторов 3,Так как после включения устройствавсе его элементы памяти (первый 7,второй 8 и третий 9 триггеры, регистрпрерываний и регистр 2 кода прерывающего устройства) находились в нулевом состоянии (цепи установки устройства в нулевое состояние на схеме непоказаны), то после первого импульсапоследовательности Т 1 (при наличии 20сигнала на входе 17 сигнала готовности устройства) первый триггер 7 перейдет в единичное состояние и в регистр1 прерываний запишутся запросы на прерывание от периферийных устройств. 25Сигналы с выходов регистра 1 прерываний, соответствующих периферийнымустройствам, требующим в текущий момент времени прерывания процессора,через первые логические элементы И 30коммутаторов 3 поступят на приоритетный шифратор 11Последний на своихвыходах сформирует код периферийногоустройства с наивысшим приоритетом,требующего в текущий момент прерывания процессора. С выхода приоритетнбго шифратора 11 код поступит наинформационные входы регистра 2 кодапрерывающегоУстройства и на входылогического элемента ИЛИ-НЕ 15, 40При поступлении с второго выходагенератора 6 тактовых импульсов первого импульса последовательности Т 2на выходе первого логического элемента И 12 появится импульс. Этот 45импульс поступит на С-вход третьеготриггера 9 и подтвердит его нулевоесостояние, так как в этот периодвремени на 0"вход третьего триггера9 поступает нулевой сигнал, .50При поступлении с третьего выходагенератора 6 тактовых импульсов первого импульса последовательности ТЭна выходе второго логического элемента И 13 появляется импульс, открывающий по заднему фронту регистр2 кода прерывающего устройства. Приэтом в регистр 2 кода прерывающегоустройства с выходов приоритетного 5 бшифратора 11 записывается код периферийного устройства, требующего прерывания, С выходов регистра 2 кодапрерывающего устройства код поступитна группу выходов 19 устрдйства кодапериферийного устройства и на дешифратор О. С выходов дешифратора 10унитарный код периферийного устройства, требующего прерывания, поступит на управляющие входы мультиплексора 5. При этом сигнал запроса прерывания от периферийного устройствас наивысшим приоритетом с соответствующего выхода регистра 1 прерыванийчерез мультиплексор 5 поступит на выход 20 сигнала прерывания устройства.Приняв с выхода 20 устройства сигнал прерывания, а с группы выходов19 устройства код периферийного устройства, процессор снимает сигналготовности с входа 17 устройства иприступает к обработке прерывания.В процессе обработки прерыванияустройство функционирует следующимобразом.При поступлении импульса последовательности Т в регистр 1 прерыванийзаписываются сигналы прерываний, первый 7 и второй 8 триггеры переходятв нулевое состояние. Так как первыйтриггер 7 находится в нулевом состоянии, то импульсы последовательностейТ 2 и ТЗ на выходы первого 12 и второго 13 логических элементов И не поступают и на выходах 19 и 20 устройства информация не изменяется.После обработки очередного прерывания от периферийного устройствапроцессор выдает на вход 7 устройства сигнал готовности к обработке следующих прерываний,При поступлении очередного импульса последовательности Т первый триггер 7 переходит в единичное состояниеи устройство приступает к обработкепоследующего прерывания от периферийного устройства, имеющего в текущиймомент времени наивысший приоритет,При отсутствии сигналов прерыванийот периферийных устройств все тригге"ры регистра 1 прерываний будут находиться в нулевом состоянии. При этомна выходе приоритетного шифратора11, а следовательно, и на выходах 19и 20 устройства сигналы будут отсутствовать,В режиме циклического опроса периферийных устройств устройство функционирует следующим образом.На вход 16 устройства циклическогоопроса в этом режиме поступает сигнал от процессора. При готовностипроцессора к обслуживанию прерыванийна вход 17 поступает сигнал готовности процессора. 10При поступлении первого импульсапоследовательности Т 1 от генератора6 тактовых импульсов первый 7 и второй 8 триггеры переходят в единичноесостояйие, третий триггер 9 - в нулевое состояние, а в регистр 1 прерываний записываются сигналы прерываний от периферийных устройств. Навыходе третьего логического элементаИ 14 появляется единичный сигнал, 20открывающий по второму входу вторыелогические элементы И коммутаторов3 и закрывающий по второму инверсному входу первые логические элементь И этих коммутаторов,Сигналы с выходов первых 3 логи. -ческих элементов ИЛИ 4 (где 1 - кодпериферийного устройства, записанныйв регистре 2 кода прерывающего уст. -ройства) закрывают соответствующие 30коммутаторы 3 по третьему инверсномувходу вторых логических элементов И,Следовательно, сигналы только с К-хразрядов регистра 1 прерываний (где3 К(п) через соответствующие коммутаторы 3 поступают на входы приоритетного шифратора 11. На выходе приоритетного шифратора 11 сформируетсякод периферийного устройства с наивысшим приоритетом. 40После окончания обслуживанияпроцессором текущего прерывания устройство для обработки прерыванийсможет обслуживать прерывания от периферийных устройств, приоритет которых ниже., чем приоритет ранее обслуженного периферийного, устройства,После обслуживания периферийногоустройства с наименьшим приоритетомна входах приоритетного шифратора 11 50будут присутствовать нулевые сигналы.При этом по импульсу последовательности Т 2 третий триггер 9 перейдет вединичное состояние, в результате чего по второму входу третий логический 55элемент И 14 будет закрыт. Это приведет к включению коммутаторов 3 по.первым логическим элементам И, черезкоторые информация с регистра 1 прерываний поступит на входы приоритетного шифратора 11. По импульсу последовательности ТЗ в региетр 2 кода прерывающего устройства запишется код периферийного устройства, требующего прерывания и имеющего в текущий момент времени наивысший приоритет.Далее в этом режиме устройство функционирует аналогично описанному алгоритму,Если необходимо обработать несколько прерываний подряд от одного периферийного устройства, то на выходе 20 сигнала прерывания устройства будет присутствовать единичный сигнал до тех пор, пока прерывания не будут обслужены. При этом процессор на вход 17 готовности устройства выдает сигнал только после отсутствия сигнала прерывания на выходе 20 устройства.Формула изобретенияУстройство для обработки прерываний, содержащее приоритетный шифратор, генератор тактовых импульсов, первый выход которого соединен с управляющим входом регистра прерываний, С-входами первого и второго триггеров и К- входом третьего триггера, второй выход в ,с первым входом первого логического элемента И, третий выход - с первым входом второго логического элемента И, выход которого соединен с управляющим входом регистра кода прерывающего устройства, а второй вход - с вторым входом йервого логического элемента И и единичным выходом первого триггера, при этом единичный выход второго триггера соединен с первым входом третьего логического элемента И, второй вход которого соединен с нулевым выходом третьего триггера, С-вход которого подключен к выходу первого логического элемента И, а П-вход - к выходу логического элемента ИЛИ-НЕ, при этом входы логического элемента ИЛИ-НЕ соединены с выходной группой приоритетного шифатора и информационными входами регистра кода прерывающего устройства, группа выходов которого образует выход кода периферийного устройства и соединена с входами дешифратора, и выходов которого соединены соответственно с первыми входами п) логических элементов ИЛИ и вторым входом (и)-го логического элемента ИЛИ,10 160 б 975 Составитель Г.Милославский,ор Е.Копча Техред Л.Олийнык Корректор О,Ципл Подписноетениям и открытиям при ГКНТ СС ская наб., д. 4/5 аж 574о комитета по изоб Москва, Ж, Ра аказ 3550 Ти НИИПИ Государственно11303 изводственно-издательскии комбинат Пате т", , рн " г Ужго од ул. Гагарин при этом выход каждого последующегологического элемента ИЛИ соединен свторым входом предыдущего логическо"го элемента ИЛИ, мультиплексор, выход 5которого является выходом сигналапрерывания устройства, а информационные входы соединены с выходами регистра прерываний, информационные входыкоторого являются входами прерыванийустройства, причем Б-входы первого ивторого триггеров являются соответственно входами сигналов готовности ициклического опроса устройства,о т л и ч а ю щ е е с я тем, что, с 15целдю повышения быстродействия, вего состав введены и коммутаторовиз логических элементов 2 И-ИЛИ, выходыкоторых соединены с входами приоритетного шифратора, объединенные первые входы первых и вторых логическихэлементов И коммутаторов подключенысоответственно к выходам регистрапрерываний, вторые инверсные входыпервых логических элементов И и вторые входы вторых логических элементов И коммутаторов - к выходу третьего логического элемента И, третьиинверсные входы вторых логическихэлементов И первых (и) коммутаторов соединены соответственно с выходами (и) логических элементов ИЛИ,а третий инверсный вход второго логического элемента И п-го коьвутаторас п-м выходом дешифратора, причемвыходы дешифратора соединены с управляющими входами мультиплексора.