Визор

Номер патента: 1709341

Опубликовано: 30.01.1992

Авторы: Визор, Гнатив, Ширмовский

МПК: G06F 17/14

Метки: быстрого, времени, масштабе, преобразования, реальном, уолша

...поступают на информационный вход регистра 1 и и на вычитающий вход сумматора-вычитателя 2,п с частотой, в 2" раз большей частоты следования отсчетоввходного сигнала. В регистре 1,п данные задерживаются на 2 тактов, В течение каждого такта работы регистра 1.п в нечетные такты. через коммутатор З.п на выход (и+2)-го коммутатора 6 выводятся суммы, а в нечетные такты - разности, представляющие собой коэффициенты х( преобразования при четных са функциях уолша; При этом все 2 коэффициентов х преобразования выводятся до прихода (2"+1)-го отсчета входного сигнала. Одновременно с этим в нечетные такты через (и+1)-й коммутатор 4 в регистр сдвига 5 заносятся разности, а в четные такты - суммь 1, которые представляют собой коэффициенты хЦ)...

Номер патента: 1693612

Опубликовано: 23.11.1991

Авторы: Визор, Гнатив, Ширмовский

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, уолша

...0 КЯСКаада ДООМ 14- р) ЮТСЯ И ВЬ, ВОДЛ ГСЛач 4 а И ,-аЗНОС) . П 8 рВЫХ ЧЕТЫ РБХ ОС:8 Гог. ИЗ ПРЕДЫД)ЩИХ ДВУХпоследовательностей. Б -м (1=-3-п) каскаде25 преобразований последовятельност): промекутоНь( дангых, гОупучаем 1:1 х с выходакоммутатора 41-) предыдущ го Д)-го каскада поступает ня вход сумматора-вычитателл Л и на Вход рР "истра 2 сдвиг: 1" частОтОиь а 1-30 в 2 гЯз бол 1;ше -)астоты следова:-ия зтсчеГов Бходно-о сигнала, В регистре 2, сдвига1-,15 Оязя бой ьше так"ОВОЙ чяс",Оты г)ВГИ расдвиГЯ, в т(ГЧ 8 ние яуДОГО тяк)а зыВОдлтслрезультаты (сумма и разность). сформированные Р г ( 01 ве . Рии 1р)афа 1 к иОРОбразовяилч) и Г. 1) на 1 ы УсДях суммато":О ря ВЫЧИтатОГЛ В г.14 Каг;КЯДЕх,. ( + х (.)+ ), х;- х4 ), 1=1-2", .-З-п,., )14.Яа...

Номер патента: 1615742

Опубликовано: 23.12.1990

Авторы: Визор, Гнатив, Ширмовский

МПК: G06F 17/14

Метки: быстрого, ортогонального, преобразования, сигналов, уолшу-адамару, цифровых

...14 выводятся навыход коммутатора 10. При этом последний коэффициент х(Х) преобразования выводится на выход коммутатора 10 на (и+4) И/2-м такте, Коммутатор 10 унравляется сигналом "4" (фиг, 5) с выхода блока 11. Одновременно со считыванием коэффициентов преобразования происходит занесение через коммутаторы 1 и 2 в регистры 3 и 12 сдвига значений отсчетов входного сигнала из следующей выборки. Во время считывания коэффициентов преобразования коммутатор 1 подключается к информационному входу 15 устройства.Блок 11 на выходах Формирует управляющие сигналы у) уо (Фиг. 5), которые описываются с помощью логических Функций следующими уравнениями:у - сигнал с первого выхода формирователя 20 импульсов;у, (у,г)У(у,В г., );Уз" (6,у,3 г)Ч(Р Ду,3 г...

Номер патента: 1605254

Опубликовано: 07.11.1990

Авторы: Визор, Гнатив, Ширмовский

МПК: G06F 17/14

Метки: адамара, быстрого, выполнения, преобразования, уолша

...регистры 3 и 11 значений отсчетов, сигнала из следующей выборки.Блок 8 синхронизации работает следующим образом, Запуск блока 8 синхронизации производится потенциалом логического "0", который подается на вход 12 блока 8 синхронизации и запускает формирователь 15 импульсов. При этом на выходе формирователя 15 импульсов формируется отрицательный импульс сигнала управления 1 (фиг.5). По приходу тактовых импульсов Е, (фиг,5) на счетный вход 10 счетчика 14 на выходе 1 первого (младшего) разряда его формируется сигнал управления 2 (фиг,5), а на( выходе (и)-го разряда счетчика 14 формируется сигнал Ткоторый посту. пает на первый вход формирователя 15 импульсов и на счетные входы счетчиков 16 и 19, По приходу сигнала Т на выходе формирователя...

Номер патента: 1566344

Опубликовано: 23.05.1990

Авторы: Визор, Леонтьев, Семотюк, Троц

МПК: G06F 7/52

Метки: величины, вычисления, двоичной, дроби, нормализованной, обратной

...5 ной дроби в быстродействующих ариА- метических устройствах.11 ель изобретения - повышение быстродействия устройства.На чертеже приведена схема устройства для вычисления обратной величины.Устройство содержит регистр 1 аргумента, блок 2 памяти, нычитатель 3, мультиплексор 4, матричный умножитель 5, вход 6 логического нуля.В устройстве вычисление обратной величины производится по следующим соотношениям:А=-=(Х-ЬХ) К К1БФгде Б - аргумент нормализованная двоичная дробь (0,5 ( Г) ( 1);иХ - старшая в , часть аргумента с225 ранда 1) подается на младшие -, разря 2 ды входов вычитаемого вычитателя 3, аина старшие в , разряды входов вычитае 2мого вычитателя 3 подается уровень логического нуля с шины 6 логического нуля. С выхода вычитателя 3...

Номер патента: 1562975

Опубликовано: 07.05.1990

Авторы: Визор, Леонтьев, Михайлов, Троц

МПК: H03M 7/00

Метки: двоичного, код, кода, уплотненный

...и пирамидальную матрицы, причем каждая ячейка содержит элемент ИЛИ и элемент И, входы которых соединены с входами ячеек, выход элемента ИЛИ подключен45 к первому выходу ячейки, а выход элемента И - к второму выходу ячейки, входы преобразователя, взятые попарно, соединены с входами ячеек первого столбца прямоугольной матрицы, первый Выход первой ячейки и второй выход М(у)-Й ячейки г-го столбца прямоугольной матрицы (г=1 п; М - колии чество входов преобразователя; М=2 п=3,4) соединены соответственно с первым входом первой ячейки и втоЫрым входом ( в )-Й ячейки (г+1)-го2 столбца прямоугольной матрицы, первыйвыход первой ячейки и-го столбца прямоугольной матрицы, первые выходы первых ячеек и вторые выходы ( -г.)-хМ ячеек -х...

Номер патента: 1562906

Опубликовано: 07.05.1990

Авторы: Визор, Леонтьев, Михайлов, Троц

МПК: G06F 7/52

Метки: арифметическое, множительно-делительное

...находится в прозрачном режиме и поступают на адресные входы блока 6 памяти, В этом же такте (и-ш) разряды делителя В записываются в млад" шие разряды регистра 1, а в старшие ш разряды этого регистра - нули. Делимое И в этом же такте записывается в регистр 4, ш старшие разряды делимого - в ш старшие разряды регистра 3 с нулями в (и-ш) разрядахТаким образом в первом такте на выходах регистра 1 Формируется А Х, на выходах регистра 3 - у, а на выходах блока 6 памяти " коэффициент К, который поступает на первый вход умножителя 8 и через регистр 5 - буфер на второй вход умножителя 7, при этом выходы регистра 4 - в третьем состоянии.Во втором такте на выходах умножи 1 теля 7 получают произведение ЬХК, которое поступает на первый вход этого...

Номер патента: 1531089

Опубликовано: 23.12.1989

Авторы: Визор, Леонтьев, Михайлов, Троц

МПК: G06F 7/38

Метки: арифметическое, операционное

...единиц в двоич -ном коде осуществляется только надкодами, поступающими по первому информационному каналу 8, информацияна других каналах 88 я отсутствует, При этом двоичный код Формируется на входных формирователях 2 следующим образом,На (ш) входы входного Формирователя 2, поступает сигнал с уровнем "Лог,О" через первые входы первого мультиплексора 6.На (щ) входах входных формирователей 22 д, подключенных к информационным каналам 88 информация огсутствует, т.е. на них находится уровень "Лог. "О".На в- входы входных формирователей 2 2 д через первые входы второго мультиплексора 7,7 л поступаеткод с первого информационного канала 8.Таким образом, после записи вовходные регистры 3 их содержимое можно представить в виде нулей в...

Номер патента: 1522198

Опубликовано: 15.11.1989

Авторы: Визор, Назарук, Питцык, Троц

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...В . первом такте работы значение х с вых да регистра 1 подкоренного выражения подается на первый вход блока 4 деле ния, а Е старших разрядов аргументах подаются на адресные входы блока 2 памяти, с которого снимается значение Гх, которое через коммутатор 3 подается на второй вход блока 4 деле 5 ния и на второй вход сумматора 5. На выходе делителя получаем первый промежуточный результат рОВо втором такте промежуточныйрезультат на сумматоре 5 складываетсясо значением Гх . Полученная суммасдвигается в блоке 6 сдвига на один 15разряд вправо с записью в старшийразряд значения "О" при записи в ре-гистр 7 результата. На выходе регист"ра результата 7 получается второй про-..межуточный результат 20р -(х + р ) = -(х + )1 х 2 о 1 2 ф хвй...

Номер патента: 1443002

Опубликовано: 07.12.1988

Авторы: Визор, Гнатив, Ширмовский

МПК: G06F 17/14

Метки: быстрого, преобразования, уолша-адамара

...логического"0", который подается на вход 28 блока 25 синхронизации и запускает формирователь 31 импульсов. При этом на втором выходе формирователя 31. импульсов формируется положительюай им"пульс сигнала "4" (фиг. 4), который по переднему фронту сбрасывает счетчик 30 в нулевое состояние. По приходу тактовых импульсов Г (фиг. 4)на счетныи вход 27 счетчика 30 на .выходах первого (младшего), (и)-ии-го разрядов счетчика 30 Формируются5 14430 сигналы управления 1-3". По приходу сигнала Т с выхода (и)-го разряда счетчика 30 на первый вход формирова" теля 31 импульсов на втором выходе формирователя 31 импульсов Формируется сигнал "4" (Фиг, 4). Сигнал "4" через элемент И 32 Формирует сигнал "5" (Фиг. 4), Сигнал "6" Формируется в зависимости от...