Устройство для тестового контроля блоков памяти
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
)ГОСУД А ПО ИЗОБ ПРИ ГКН ЕТЕНИЯ СССР 1906 1 3 ил ОПИСАНИЕ ИЗОБР И А ВТОРИЧНОМУ СВКДЕТЕЛЬСТ(Я) зобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может бытьиспользовано при изготовлении и испы Изобретение относится к вычислительной технике, в частности к запоми" нающим устройствам, может быть использовано при изготовлении и испытании блоков памяти и является усовершенствованием изобретения по ) 1365134.Целью изобретения является расши" рение области применения устройства за счет увеличения парка проверяемых блоков памяти.а Фиг. 1 представлена схема устройства для тестового контроля блоков памяти, на Фиг. 2 - схема блока управления; на Фиг. 3 - схема блока Формирования временных диаграмм.Устройство для тестового контроля блоков памяти содержит генератор 1, блок 2 управления, цепь 3 нС)1", счетчик 4 адреса буферных накопителей, цепь 5 команды "Сброс", цепь 6 команды "Загрузка", цепь 7 команды "Пуск", цепь 0 буферного накопителя тани, блоков памяти, Целью изобретения является расширение области приме"нсния устройства за счет увеличенияпарка проверяемых блоков памяти, Устройство для тестового контроля б.поковпамяти содержит генератор, блок управления, счетчик адреса буферных накопителей, дешифратор, буферный накопитель, регистр, Формирователь результатое контроля, коммутатоо, Введениев устройство блока Формирования временных диаграмм позволяет производитьпроверку блоков памяти, требующих дляработы различные восменные диагрампризнака "Конец теста", цепь 9 сигнала "еисправность", цепь 10 сигнала"Прием в буферный регистр", цепь 11сигнала "Запись в буфер" цепь 12 сигнала "Выборка буфера", цепь 13 сигнала "Опрос схемы сравнения", дешифратор 14, канал 15 приема команднойинформации, буферный накопитель 16,канал 17 приема информации от ЦВИ,канал 18 счетчика адреса буферныхнакопителей, цепь 19 инФормации режима обращения буферного накопителя,канал 20 адресной и числовой информации буферного накопителя, регистр 21,цепь 22 признака "Конец теста" регистра, цепь 23 информации режима обращения регистра, канал 2 ч адресной и чиСловой информации регистра, проверяемое изделие 25, выход 26 задания режима, входной канал 27 числовой инфор"мации, Формирователь 20 результатовконтроля, цепь 29 "Триггер неисправ 1541678"Установка "04 формирователя" цепь42 "Запись в формироватепь".Блок 2 управления фиг. 2) содержит 51;двигающий регистр 43, триггеры 4448, элементы И 49 - 52, элементы И-НЕ53 " 57 и элементы НЕ 58 - 62.Блок 35 Формирования временных диаграмм (фиг. 3) содержит счетчик 63, 20блок 64 запоминающих элементов, регистр 65 предварительной установки,Элементы И-НГ 66 и 67, триггерный регистр 60, элементы НЕ 69 - 7 и элемент И 72. 25Устройство работает следующим образом,По каналу 15 приема информации навход деыифратора 14 из ЦВМ поступает("огласно алгооитму работы устройствагоследовательность соответствующихкоманд,1;оманды "Сброс", "Загрузка", "+1" начетчика, "Прием в регистр предварительной установки", "Предваритепьная установка формирователя" "Установка (" Формирователя", "Запись в формиро" Затель, "Пуск" возбуждают на выходе деыифратора 14 соответственно цепи команд: "Сброс" 5, "Загрузка" 6, "+1" счетчика формирователей 30, нПрием в регистр предварительной установки оормирователян 40, "Установка" 0 "формирователя" 41, Запись в формирователь 42, "Пуск" 7. Импульсы в возбужденных цепях имеют отрицательнуюполярность, ;оманды "Сброс", Загрузка", "+1"счетчика формирователя","Прием в регистр предварительной установки", "Предварительная установкаФормирователя","Установка"0"Формирователя" и "Запись в формирователь"предыествуют работе устройства в ре" жиме ;онтроль" который начинаетсяпо поступлении команды "Пуск".Выполнение команды "Сброс" и "Загрузка" описано в известном устройстве. При поступлении команды "Установка"0" Формирователя" по каналу 15приема командной информации на выходедеыифратора 14 возбуждается цепь "Установка"0" формирователя" 41 и сигналпо данной цепи поступает на вход элемента И-НЕ 67 и установочный входтриггерного регистра 68, входящих всостав Формирователя 35 временных диаграмм (Фиг . 3) . Вследствие поступления этого сигнала счетчик 63 и триггерный регистр 68 устанавливаются висходное нулевое состояниеЗатем после поступления из ЦВМ команды "Запись в Формировательи на входблока 64 запоминающих элементов поцепи "Запись в Формирователь" 42 поступает сигнал записи и одновременнопо каналу 1/ приема информации от ЦВМна информационный вход блока 64 запоминающих элементов поступает соответствующий код, который записывается поадресу, определяемому содержимым счетчика 63. В начальный момент после команды "Установка"0" Формирователя"счетчик 63 находится в нулевом состо-.янии. Очередная команда и+1" счетчикаформирователя" генерирует сигнал насчетном входе счетчика 63, содержимоекоторого увеличивается на единицу.Затем с поступлением команды нЗа"пись в формирователь и соответствующего кода по каналу 17 приема информации от ЦВМ по адресу, Формируемомусчетчиком 63, в блок запоминающих элементов записывается очередная информация. Так продолжается по всем адресам блока 64 запоминающих элементов,1:оличество адресов зависит от длительности цикла контроля и частоты синхронизирующих импульсов. Частота синхронизирующих импульсов определяетдискретность формируемой диаграммы,а информация занасения в блок 64 за"поминающих элементов - вид диаграммы.О предлагаемом устройстве частотасинхронизирующих импульсов равна 20 мГц,дискретность Формируемой диаграммы50 нс, количество адресов запоминающих элементов 64 определяется отношеТц ,нс 11 ием50 (нс) - к -.(омандой "Прием в рег стррительной установки" на выходе деюифратора 14 возбуждается цепь "Приемв регистр предварительной установки"39, обеспечивая установку регистра 65предварительной установки в положе5416ние соответствующее коду канала 17 приема информации от ЦВН, Командои "Предварительная установка формирователя" в цепи предварительной установки формирователя 40 образуется сиг 5 нал, поступающий на вторые входы элементов И-НГ 66 и разрешающий перепись содержимого регистра 65 предварительной установки в триггерный регистр 68 10 Цепь предварительных установок заключается в предварительной установке уровней сигнальных цепей канала 26 временных диаграмм. Команде "Предварительная установка Формирователей" должна, обязательно, предшествовать команда "Установка"0" формирователей".Работа устройства в режиме "Контроль" начинается командами "Сброс" и "Пуск". КомандаСброс" устанавливает 20 счетчик 4 адреса буферных накопителей в нулевое состояние, По команде "Пуск" на выходе дешифратора 14 возбуждается цепь команды "Пуск" 7 и этот отрицательный импульс поступает 25 в Формирователь 28 результата контроля и блок 2 управления.В блоке 2 управления сигнал "Пуск через элемент И 49 устанавливает триггер 44 в единичное состояние, что 30 обеспечивает работу сдвигающего рег гистра 43. На выходе элемента И-НЕ 56 Формируется сигнал, который по цепи "Прием в буферный регистр" 10 поступает на вход регистра 21 и содержимое35 буферного накопителя 16 по нулевому адресу, установленному в счетчике 4 адреса буферных накопителей, переписывается в регистр 21. В режиме "Контроль" в блоке 2 управления триггером 4 О 47 и элементом И 52 в цепи "Запись в буфер" 11 устанавливается высокий уровень, а в цепи "Выборка буфера" 12 низкий уровень, которые обеспечивают режим. чтения буферного накопителя 16,Кроме того, блок 2 управления вырабатывает по цепи синхронизирующих импульсов и цепи "Конец цикла" 37 сигналы, которые поступают на входы блока 35 Формирования временных диаграмм,50 Синхронизирующие импульсы через эле-. мент И 72 поступают на счетный вход счетчика 63. С перебором адресов последовательно считывается содержимое блока 64 запоминающих элементов, так как в цепи "Запись в формирователи" 42 отсутствует сигнал записи, Содержимое блока 64 запоминающих элементов поступает на информационный вход триг" 78герного регистра 68 и Фиксируется внем синхрониэирующими импульсами, поступающими на синхровход триггерногорегистра 68 через элемент НГ 69, Навыходе триггерного регистра 68 наблюдается изменение потенциалов в сигнальных цепях канала 26 временных диаграмм, начиная от потенциалов предварительной установки .Время окончания временной диаграммы определяется сигналом, поступающимпо цепи "Конец цикла" 37, устанавливающим счетчик 63 в нулевое состояние,подготавливая блок 35 Формированиявременных диаграмм к очередному циклуработы,Импульсы канала временных диаграммпоступают на вход проверяемого изделия и обеспечивают его функционирование. Дальнейшая работа устройстватестового контроля памяти и работанерассмотренных узлов описана в иэ)вестном устройстве,По останову блока управления, происходящему при поступлении сигналапо одной из цепей "Переполнение" 32,признака нКонец теста" 22 и сигнала"Неисправность 9, подача синхронизи"рующих импульсов на блок 35 Формирования временных диаграмм прекращается, Сигналы цепей канала 26 временных диаграмм по содержанию могут изменяться программно. Конкретное значение .номера контакта (ь Ч, 0 урегистра 43 определяется характеристиками контролируемого блока(цикл обращения, время выборки ит.д.) и частоты генератора 1 (20 мГц),Таким образом, введение блока Фор" мирования временных диаграмм позволя" ет расширить парк проверяемых устройством блоков памяти, а также оператив" но изменить временную диаграмму проверяемых блоков памяти с целью отработки и проверки схемотехнических ре" шений в процессе проектирования блоков памяти.Формула изобретения.Устройство для тестового контроляблоков памяти по авт.св. Г 1365134,о т л и ч а ю щ е е с я тем, что, сцелью расыирения области примененияустройства за счет увеличения паркапроверяемых блоков памяти, в устройство введен блок формирования времен-, ных диаграмм, вход синхронизации которого соединен с одноименным выходомблока управления, выход "1 онец цикла"которого соединен с одноименным вхо"дом блока Формирования временных диаграмм, информационные входы которого соединены с информационными входами буферного накопителя, счетныйвХод, вход "Прием в регистр предварительной установки", входы предварительной установки, установки в "О"и записи в Формирователь блока Формирования временных диаграмм соединены соответственно с одноименными вы"ходами дещифратора, выходы заданиярежима работы блока Формирования временных диаграмм являются одноименными выходами устройства,одписное ям и отк наб д ГКНТ ССС обретен Раушска тиям и1/5 го комитета поМосква, Ж жШ И ЮбЕПроизводственно-издательский комбинат Патент", г.ужгород, ул.Гагарина, 10
СмотретьЗаявка
4437961, 19.04.1988
ПРЕДПРИЯТИЕ ПЯ Р-6509
АЛУМЯН РУБЕН СМБАТОВИЧ, ЯКОВЛЕВ ПЕТР ГРИГОРЬЕВИЧ, МОМДЖЯН МАМПРЕ МЕЛКОНОВИЧ, ВАГАНЯН ЛЕВОН ОВСЕПОСИЧ
МПК / Метки
МПК: G11C 29/00
Метки: блоков, памяти, тестового
Опубликовано: 07.02.1990
Код ссылки
<a href="https://patents.su/6-1541678-ustrojjstvo-dlya-testovogo-kontrolya-blokov-pamyati.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для тестового контроля блоков памяти</a>
Предыдущий патент: Устройство для коррекции ошибок
Следующий патент: Способ получения магнитной жидкости
Случайный патент: Измеритель нестабильности момента датчиков момента с постоянными магнитами