Устройство для контроля узлов памяти

(51)5 С 29 0 ислник иэовеЕтениЯ ЬСТВУ ТОРСНОМУ ОВИ г(21) (22) (46) (72) (53) (56) У 11 4333889/24-2426.11,8728,02,90, Вюл. Ф 8О,Б. Скворцов и Н,П. Чи681.32.76 (088,8)Авторское свидетельство9656, кл. С 11 С 29/00,торское свидетельство С6123, кл. С 11 С 29/00,УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ст СССР1983.СР 1986. УЗЛОВ 9 13 (54) (57) относится к ав ьной технике и маожет з обретен и вычисл ГОСУДАРСТВЕННЫЙ НОМИТЕТПО изОБРетениям и ОТИРьзтиямпРи гннт ссо быть использовано для контроля пра вильности функционирования операти ной памяти на интегральных схемах, Целью изобретения является повышен достоверности контроля в условиях внешних воздействий. Устройство со держит генератор 1 тактовых импуль сов, последовательно соединенные счетчик 2 адреса и вспомогательныйсчетчик 3, формирователь 6 тестовогосигнала, элемент 4 сравнения, сравнивающий входные и выходные данныеконтролируемого узла памяти. Выходкаждого К-го разряда (где. К = 1,2 М) счетчика адреса соединен сконтактной площадкой для подключения (М-К+1)-го разряда контролируемого узла памяти, Устройство осуществляет быстрый просмотр наиболеекрупных частей узла памяти, .чтообеспечивает большую достоверностьконтроля кратковременных отказовв работе узла памяти в условияхвнешних воздействий, когда формируемая заряженной частицей пространственная область больше одного простейшего элемента узла памяти, но меньше размеров таких элементов как,например, микросхема памяти. 1 ил.Изобретение относится к автоматике и вычислительной технике и можетбыть использовано для контроля правильности функционирования оператив 5ной памяти на интегральных схемахв условиях внешних воздействий.1 ель изобретения - повышение достоверности контроля узлов памяти вусловиях внешних воздействий. 10На чертеже изображена структурнаясхема предлагаемого устройства,Устройство содержит ген.ератор 1тактовых импульсов, счетчик 2 адреса,вспомогательный счетчик 3, элемент 4сравнения, выход которого являетсяконтрольным выходом 5 устройстваформирователь 6 тестового сигнала, выход генератора 1 тактовых импульсовсоединен с управляющим входом элемента 4 сравнения и со счетным входомсчетчика 2 адреса, выход переносакоторого соединен со счетным входомвспомогательного счетчика 3, выходыкоторого соединены с входами формирователя 6 тестового сигнала выхоФды которого соединены с контактами7 для подключения информационныхвходов контролируемого узла 8 памятии с первой группой входов элемента4 сравнения, вторая группа входов которого соединена с контактами 9 дляподключения информационных выходовузла 8 памяти, вход 10 разрешениязаписи/считывания которого соединенс выходом генератора 1 тактовых импульсов, выход каждого К-го (гдеК = 1,2,М) разряда счетчика 2 адреса соединен с контактной площадкойдля подключения (М-К+1)-го разряда40контролируемого узла 8 памяти.Устройство работает следующимобразом.К контактным площадкам подключают контролируемый узел памяти, Генератор тестовых импульсов обеспечивает формирование импульсной последовательности постоянной частоты. Лриединичном значении сигнала на выходегенератора. 1 разрешается чтение информации из контролируемого узла 8памяти, а также работа элемента 4сравнения. Если при этом на выходахконтролируемого узла 8 памяти информация совпадает с информацией наего информационных входах, элемент 55,4 сравнения формирует сигнал отсутствия ошибки на выходе 5 устройства.Если информация не совпадает, то на выходе формируется сигнал, свидетельствукщий о наличии ошибки. По заднемуфронту сигнала от генератора 1 тактовых импульсов происходит переключение счетчика 2 адреса, После этогосостояние сигнала на выходе не изменяется до появления нового значениялогической единицы на выходе генератора тактовых импульсов, посколькуработа элемента сравнения блокируется, а узел памяти находится в режимезаписи. При этом реализация элементасравнения может быть различной, например, он может быть реализован наэлементах ИСКЛЮЧАЮЩЕЕ ИЛИ, входы которых, образуют первую и вторую группу входов элемента сравнения, а выходы элементов ИСКЛОЧА 10 ЩЕЕ ИЛИ соединены с входами элемента ИЛИ, выходкоторого соединен с первым входом элемента И-НЕ, второй вход которого является управляющим входом элементасравнения, выход элемента И-НЕ является контрольным выходом устройства.Устройство при своей работе наиболее часто изменяет состояние старшего адресного разряда узла памяти, ачастота изменений каждого предыдущего разряда будет в два раза меньше,чем данного, Благодаря этому обеспечивается быстрый перебор наиболеекрупных частей узла памяти. Другимисловами, на каждом такте контроляанализируется новое состояние дешифратора и банка памяти, если узел памяти имеет органиэацию в виде банков,либо обеспечивается контроль новоймикросхемы, если узел памяти включаетнесколько микросхем, либо обеспечивается контроль ячейки памяти из новой группы ячеек памяти, если узелпамяти представляет собой большую интегральную схему,Таким образом, осуществляется быстрый просмотр последовательности элементов, образующих узел памяти, каждый из которых представляет собойсовокупность расположенных наиболееблизко в пространстве и электрическисвязанных электронных компонентов.Это обеспечивает большую достоверность контроля кратковременных отказов в работе узла памяти в условияхвнешних воздействий, когда воздействие заряженной частицы приводит кформированию пространственной области,в которой проявляются сбои, размерыкоторой больше одного простейшего5 15 элемента узла памяти, но меньше размеров таких элементов, как, например, микросхема памяти. 47033 6нала, выходы которого соединены с первой группой входов элемента сравне"ния и является информационными выхо" 5дами устройства для подключения информационных входов контролируемого узлапамяти, входы второй группы элементасравнения являются информационнымивходами устройства для подключенияинформационных выходов контролируемого узла памяти, о т л и ч а ю щ е"е с я тем, что, с целью повьппениядостоверности контроля в условияхвнешних воздействий, выход каждого 15, К-го (где К = 1,2 М) разряда счет"чика адреса подключен к (М-К+1)-муразряду адреса контролируемого узлапамяти (где М - число разрядов адресных входов контролируемого узла па,мяти). Формула изобретенияУстройство для контроля узлов памяти, содержащее генератор тактовых импульсов, счетчик адреса, вспомогательный счетчик, формирователь тестовога сигнала и элемент сравнения, выход которого является контрольным выходом устройства, выход генератора тактовых импульсов соединен с управляющим входом элемента сравнения и со счетньи входом счетчика адреса, выход переноса которого соединен со счетным входом вспомогательного счетчика, выходы которого соединены с входами формирователя тестового сигСоставитель МЛапушкинТехред М.Ходанич Корректор М. Кучерявая Редактор А, Ревин Заказ 83 Подписное Тираж 482 ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5