Устройство доступа к двухпортовой динамической памяти

Номер патента: 1534460

Автор: Казанцев

ZIP архив

Текст

(51)5 С 06 Р ИСАНИЕ ИЗОБРЕТЕ ДЕТЕЛЬСТВУ А ВТОРСНОМ РТОфи ОСУДАРСТВЕННЫЙ НОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЬГИЯМРИ ГКНТ СССР(56) Авторское свидетельство Ск 997937, кл. С 06 Г 9/00, 198Авторское свидетельство СССУ 1325479, кл, С 06 Г 9/46, 19(54) УСТРОЙСТВО ДОСТУПА К ДВУХПВОЙ ДИНАМИЧЕСКОЙ ПАМЯТИ(57) Изобретение предназначеноуправления двухпортовой видеогческой памятью с накопителем нмических МДП ВИС ЗУ при считыв 2/записи информации в процессе формирования изображения, при считывании информации для регенерации иэображения на экране видеомонитора и регенерации информации в накопителе, Цель изобретения - расширение области применения, Устройство содержит четыре триггера 1, 3, 4 и 6, элемент И 5, блок 8 формирования сигналов управления памятью, регистр 13 сдвига, По входу 2 в устройство поступают запросы для формирования изображения. По входу 12 в устройство поступают запросы для регенерации изображения на экране видеомонитора. 3 ил.Изобретение относится к вычислительной технике и может быть использовано для управления двухпортовойвидеографической памятью с накопителем на динамических МДП БИС ЗУ при5считывании/записи информации в процессе формирования изображения, присчитывании информации для регенерацииизображения на экране видеомонитораи регенерации информации в накопителе,1 ель изобретения - расширение области применения.На Фиг, 1 представлена блок-схема устройства; на Фиг. 2 - примерреализации регистра сдвига и блокаформирования сигналов управленияпамятью; на фиг. 3 - пример выходныхсигналов при одновременном поступлении запросов. 10Устройство содержит триггер 1,вход 2 запроса доступа к памяти, триггеры 3 и 4, элемент И 5, триггер 6,вход 7 задания длительности цикларегенерации, блок 8 формирования сигналов управления памятью, вход 9чтения, выходы 10 и 11 сигналовуправления памятью, второй вход 12запроса доступа к памяти, регистр 13сдвига и тактовый генератор 14.Устройство обеспечивает управлениевидеографической памятью с накопителелем на базе двухпортовых динамическихБИС ЗУ: при выполнении операций чтения/записи информации в процессе формирования изображения по запросам, поступающим по первому входу устройства;при выполнении операций чтения инФормации для регенерации иэображения на экране растрового монитора позапросам, поступающим по третьемувходу устройства; при регенерацииинформации в БИС ЗУ,Относительно входных запросови сигналов предполагают, что запросыЗП 1, ЗП 2 к устройству поступают ввиде импульсов длительностью, непревышающей время выполнения соответствующей операции устройства;запросы ЗП 1 поступают асинхронноотносительно запросов ЗП 2; темп доступления запросов по входам не превосходит возможности устройства, т,е.поступление нового запроса невозмояно до окончания выполнения преды 55дущего по данному входу; запросыЗП 2 поступают через равные промежутки времени, период поступления запросов равен где ,р - период регенерации динамических БИС ЗУ;и - число строк матрицы накопителя БИС ЗУ;1( - целое число;Длительность сигнала, поступающего на второй вход устройства где ь цр - время выполнения одногоцикла построчной регенерации БИС ЗУ.Устройство работает следующим образом.В исходном состоянии на всех входах устройства, кроме входа 9, на выходах триггера 3 и на всех выходах блока 8 присутствуют высокие уровни Н, а на выходах триггеров 1, 4 и 6 элемента И 5 и регистра 13 низкие уровни Ь. Предположим, что пришел запрос на обмен ЗП 1, Тогда выход триггера 1 переходит из Ь в Н, а инверсный выход триггера 3 переходит в состояние Ь, Блок,8 при выполнении логического условия ПУС = 1 Формирует сигналы РС, разрешающие сдвиг регистра 13. По состоянию выходов ре гистра 13 и при наличии условия ЬАС = 1 на выходах 10 и 11 устройства формируются последовательности сигналов, управляющих работой динамических БИС ЗУ при выполнении операции чтения (4=1) или записи (4=0). В кэнце последовательности формиру" ется сигнал Р 1, в результате которого выход триггера 1 переходит в состояние Ь.Если к этому моменту времени на вход устройства не поступит сигнал ЗП 2, то устройство переходит в состояние ожидания запросов, т.е. в исходное состояние. Допустим, что запрос ЗП 2 поступил, тогда выход триггера 4 иэ состояния Ь переходит в состояние Н., Прямой выход триггера 3 переходит из Н в Ь. Блок 8 при выполнении логического условия РАСФИЬУ1, формирует сигналы РС, разрешающие сдвиг регистра,13, По состоянию выходов сдвигового регистра 13 и при наличии условия Р Г ВВ 6 А1 на выходах 10 и 11 устройства формируется последовательность сигналов, обеспечивающих регенерацию информации в БИС ЗУ. Причем циклы регенерации1534460 6 К 2 = ПЛСЛАЛВЛЕлЕ 2; повторяются до тех пор, пока сигнал ЙК не перейдет из состояния 1. в Н. Если длительность сигнала ЙКустановлена равной К Сцр, устройство по каждому запросу ЗП 2 выполняет построчную регенерацию К строк динамических БИС ЗУ. При переходе сигнала ЙК из 1, в Н состояние выхода триггера 4 переписывается в триггер 6, т.е. выход триггера 6 переходит из состояния . в П . В результате на входах блока 8 выполняется логическое условие РЛСЛАЛВ = 1, которое разрешает выдачу сигнала РС на вход регистра 13, который начинает сдвиг. По состоянию выходов регистра 13 и при наличии логического условия ЭлСЛАЛВ = 1 на выходах 10 и 11 устройства формируется последовательность сигналов, обеспечивающих считывание информации для регенерации информации на экране растрового монитора., В конце последовательности выдается сигнал Р 2, обеспечивающий очистку триггера 4, в результате которой выход триггера 4 переходит в состояние Ь, а устройство - в исходное состояние. Временные диаграммы сигналов на выходах 10 и 11 устройства, их привязка к значениям выходов сдвигового регистра и его разрядность зависят от конкретно используемых БИС ЗУ и требований, предъявляемых к сигналам второй группы выходов 11 конкретным использованием устройства. Блок 8 может быть выполнен на программируемой логической матрице, например одной или нескольких микросхем КР 556 РТ 2 (фиг, 2). Примеры логических функций, запрограммированных в микросхеме КР 556 РТ 2: ИЕ = ЬОЛСЛЕЗ; 10 15 20 25 САЯ = (ЬСЮЛСЛАЛВ)лЕ 4 ЧОчСЛАЛВЛЕ 1 ЛЕЗ; К 1 = РЛСЛЕ 1 ЛЕ 2 ЕВА (ВСЮлСЛАлВ) лЕ 1 ЛЕЗ; БАБ(ЮЛСЮЛС ЛАлВ)лЕ 2 чМСЛАлВлЕ 2 лЕ 4 есА(блсчРлслАлВ) леЗ; 30 35 40 45 50 РС = (БЛСчРЛСлАЛВЮЛСлАЛВ)лЕ 1 ЛЕ 2 ЛЕЗЛЕ 4,Формула изобретенияУстройство доступа к двухпортовойдинамической памяти, содержащее дватриггера и элемент И, входы установки в "1" первого и второго трйггеровявляются первим и вторым входами запроса доступа к памяти устройства,прямой выход второго триггера соединен с первым входом элемента И,о т л и ч а ю щ е е с я тем, что, сцелью расширения области применения,в него введены два триггера, регистрсдвига, тактовый генератор и блокформирования сигналов управления памятью, выход тактового генераторасоединен со стробирующим входом регистра сдвига, прямой выход первоготриггера соединен с входом установкив "0" третьего триггера, вход устаковки в "1" которого соединен с прямым выходом второго триггера и информационным входом четвертого триггера, с первого по третий выходы блока формирования сигналов управленияпамятью соединены с входом разрешения сдвига регистра сдвига и входамиустановки в "0" первого и второготриггеров соответственно, выход элемента И соединен с входом стробирования четвертого триггера, вход задания длительности цикла регенерацииустройства соединен с вторым входомэлемента И и первым входом управленияблока формирования сигналов управления памятью, с второго по четвертыйвходы управления которого соединеныс прямым выходом четвертого триггераи прямым и инверсным выходами третье-го триггера соответственно, выходрегистра сдвига и вход чтения устройства соединены с пятым и шестым входами управления блока формированиясигналов управления памятью соответственно, с четвертого по восьмойвыходы которого являются выходамисигналов управления памятью устройства.15344 б 0 г роди орректпр А, Обруча аж 5 б 1 одпис крытиям при ГКНТ СССРд. 4/5 комитета по изобретениям Москва, М(-35, Рауш кая н Гагарина, 1 И Л э(ц Ю 7 845 ЕСФ Ж ьЕ Составитель В.Редактор О. Юрковецкая Техред М,Дидык Заказ 42ВНИИПИ Государственно11303 оизводственно-издательский комбинат Патент, г, Ужгород ЕСА Щ РЗ ЫЕ

Смотреть

Заявка

4422454, 29.03.1988

ПРЕДПРИЯТИЕ ПЯ Р-6052

КАЗАНЦЕВ ПАВЕЛ НИКОЛАЕВИЧ

МПК / Метки

МПК: G06F 13/30, G06F 9/50

Метки: двухпортовой, динамической, доступа, памяти

Опубликовано: 07.01.1990

Код ссылки

<a href="https://patents.su/4-1534460-ustrojjstvo-dostupa-k-dvukhportovojj-dinamicheskojj-pamyati.html" target="_blank" rel="follow" title="База патентов СССР">Устройство доступа к двухпортовой динамической памяти</a>

Похожие патенты