Купровский

Номер патента: 1552191

Опубликовано: 23.03.1990

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, памяти

...может быть использовано для адресации блоков памяти в модульном исполнении и является усовершенствованием устройства по авт.св. У 1298755.Целью изобретения является повышение надежности устройства и модульное расширение емкости памяти.На чертеже приведена функциональная схема устройства для адресации памяти.Устройство содержит группу переключателей 1, группу сумматоров 2, 15 группу элементов 3 сравнения, блоки 4 памяти, коммутаторы 5, схемы,6 сравнения, вход 7 базового адреса, адресный вход 8, шину 9.устройство работает следующим образом в двух режимах; присвоения адресов годным блокам 4 памяти и обращения к системе памяти.В первом режиме устройство работает аналогично основному устройству. 25 нВ режиме обращения к системе памяти на...

Номер патента: 1501037

Опубликовано: 15.08.1989

Авторы: Козелков, Купровский, Лозбенев, Пархоменко, Черняев

МПК: G06F 7/02

Метки: сравнения, чисел

...в случае равенствачисел (А = В) количество сигналоввысокого уровня, запрещающих прохождение сигналов с первого и второгодешифраторов, а значит элементы И 5и И 6, на выходах которых должен появиться сигнал высокого уровня, зак"рыты. Тогда на выходах обоих элементов ИЛИ 7 и 8 сохраняются сигналы низкого уровня, а на выходе 12 равенства чисел устройства - сигнал высокого уровня.В случае, если первое число больше второго (А ) В), соответственно1, количество сигналов высокого уровня первого дешифратора будет больше, а значит, начиная с (1+1)-го элемента И 5, элементы И 5 открыты, так как на их инверсных входах находятся сигналы низкого уровня с (3 + 1), ( + 2), , 2 -выходов второго дешифратора 4.На первых входах с (3 + 1)-го по -й открытых...

Номер патента: 1394217

Опубликовано: 07.05.1988

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...закрытым и на втором входе входного элемента И 11 находится сигнал низкого .уров"ня, который запрещает переключениесчетчика 5 по второму синхроимпульсу,После прихода второго синхроимпульса логическая сдвигается спервого выхода регистра 6 сдвига нанвторой, а переключение счетчика непроисходит. Аналогично происходит присвоениепоследовательно-непрерывных адресовостальным неотключенным блокам памяти, 13942 7Таким образом, счетчик 5, хранящий адрес последнего годного блока,увеличивает свое состояние на единицу только после установления фактагодности очередного проверяемого бло"ка (т.е. после установки в единичноесостояние переключателя 1 проверяемого флока) .Одновременно с этим в регистре 6 10условных адресов записываются адре"са,...

Номер патента: 1388877

Опубликовано: 15.04.1988

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...аналогично описанному. Процесс переключения элементов коммутации протекает асинхронно, причем коммутация через включившиеся элементы коммутации выходов дешифратора 6 и выходов элементов 7-9 ИЛИ, подключенных к адресным схемам блоков памяти, происходит сверху вниз и слева направо.Таким образом, если на выходе какого-либо переключателя установлен НУ, то в этой строке матрицы на первых выходах всех элементов коммутации устанавливаются сигналы НУ и, следовательно, сигнал,НУ на выходе соответствующего элемента ИЛИ, что делает невозможным возбуждение отключенного блока памяти при любом адресе обращения. Если на выходе какого-либо переключателя установлен сигнал ВУ, то это вызывает включение в этой строке того элемента коммутации, который...

Номер патента: 1388876

Опубликовано: 15.04.1988

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, памяти

...подается сигнал контроляблоков 4 памяти, который поступаетна первый вход элемента ИЛИ 5 и проходит на первые вхоцы сумматоров 2,На вторые входы первого сумматора 2подается начальный адрес, Таким образом, всем блокам 4 памяти присваиваются последовательные адреса, а навыходах последнего сумматора 2 устанавливается код, соответствующий об -щему коликзству блоков 4 памяти. Далее устройство работает в режиме определения работоспособности блоков 4памяти всей системы, При обращении кпамяти элементы 3 сравнения осуществляют сравнение адресов, поступающихс выходов сумматоров 2 и с адресныхшин,В случае совпадения адреса на выходах К-го сумматора, где К = 1М(М - количество блоков 4 памяти вгруппе), с поступившим по адреснымшинам, на К-м элементе...

Номер патента: 1388875

Опубликовано: 15.04.1988

Авторы: Ковалев, Купровский, Лозбенев, Пархоменко, Халявко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...адресного поля по гоцным блокам 13 памяти модулей 12 памяти аналогично устройству-прототипу.Математические адреса годности годных блоков 13 памяти, поступающие на вход п текущего адреса устройства, вызывают срабатывание соответствующих элементов 3 сравнения. Сигнал с выхода сработавшего -го (1 = 1тп) элемента 3 сравнения вызывает появление сигнала выборки модуля на выходе 10 устройства и оцновременно открывает 1-ю группу элементов И 5, на вторые входы которых постоянно подается физический адрес 1-го блока 13 памяти.С выходов элементов И 5 1-й группы физический адрес годного блока 13 памяти поступает на выход 9 устройства и далее в модуль 12 памяти.Обращение к негодному блоку 13 памяти (например, 1-му) в предлага емом устройстве...

Номер патента: 1383333

Опубликовано: 23.03.1988

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 7/02

Метки: сравнения, чисел

...элемента И 5, расположенного в 1-м столбце 1-й строки матрицы. Это вызывает установку на его выходе сигнала логической 1, который в зависимости от расположения включившегося элемента И 5, поступает на вход одного из трех элементов ИЛИ 6 - 8, а через него на один из выходов 9 в 11 устройства. Элементы И 5, соответствующие одинаковым числам А и В, образуют диагональ, делящую матрицу элементов И 5 на две половины (полуматрицы) . Если включившийся элемент И 5 расположен в верхней полуматрице, то сигнал логической 1 устанавливается на выходе 9 превышения первого числа устройств а.Если включившийся элемент И 5 расположен в нижней полуматрице, то сигнал логической 1 устанавливается на выходе 10 превышения второго числа устройства. Если...

Номер патента: 1355977

Опубликовано: 30.11.1987

Авторы: Ковалев, Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, памяти

...ее с я тем, что, с целью расширения области применения. устройства за счет возможности реконфигурации памяти, в него введены группа дешифраторов и группа блоков коммутаторов, причем первые входы дешифраторов группы соединены с входами блокировки младших разрядов соответствующих элементов сравнения группы и с входом сигнала 11355977Изобретение относится к вычислительной технике, может быть применено для адресации блоков памяти в ЦВМи является усовершенствованием устройства по авт.св.1298755.Целью изобретения является расширение области применения за счет управления организацией памяти.На чертеже представлена структурная схема устройства.Устройство содержит группу 1 переключателей, группу 2 сумматоров,группу 3 элементов сравнения, группу4...

Номер патента: 1298755

Опубликовано: 23.03.1987

Авторы: Кильметов, Ковалев, Купровский, Лозбенев, Халявко

МПК: G06F 12/00

Метки: адресации, памяти

...первые входы элементов 3 сравнения поступает сигнал запрета.На первые входы сумматоров 2 поступают логические сигналы от соответствующих переключателей 1. На вторые входы первого сумматора 2 подается базовый адрес, с которого начинается 35 присвоение условных адресов блоков 4 памяти системы. Если первый блок 4 не отключен, то базовый адрес складывается с логической "1", поступающей от первого переключателя 1, и увели чиваекся на единицу. Затем этот адрес поступает на вторые входы второго сумматора и, если второй блок памяти не отключен, то во втором сумматоре также происходит сложение это го адреса с логической "1" второго переключателя 1. Если второй блок 4 отключен, то сложение адреса с логическим "О" не изменяет его и он поступает на...