Устройство для адресации буферной памяти

)5 С 06 У 12/00 ИСАНИЕ ИЗОБРЕТЕНИЯ ский УфВР РЕСАЦК 54) УСТРОЙСТВО ДХГОЙ ПШЯТИ(57) Изо тельной вычисли испольосится жет быт информа етение о ехнике и и автономных оано значен пр ьных систе лительного змери епрерывно нык дл ССУДАРСТНЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР(56) Авторское свидетельс.;во СССРВ 1399814, кл. С 11 С 8,ги 0, 1987.Авторское свидетельство СССРИ 1119076, кл. С 11 С 8/00 1983,накопления информации, например, одинамике измерения параметров окружающей среды в гелиогеофизических исследованиях, Целью изобретения являетсярасширение области применения за счетиспользования полного объема адресуемого матричного запоминающего устройства при,жесткой временной привязкезаписываемой в него информации. Устройство для адресации буферной памятисодержит первый 1 и второй 2 счетчики, умножитель 4 и первый сумматор 5.Введение в устройство регистра 3 ивторого сумматора 6 позволяет путемформирования корректирующего коданепрерывно накапливать информацию,т.е. практически получают неограниченный размер адресного пространстваматричного запоминающего устройства.1 ил.1 уИзобретение относится к устройствам, осуществляющим накопление ин-. формации в процессе длительного физического эксперимента, в ходе которого существенным является фиксация момента временй (московского или мирового) получения каждого единичного результата измерения, и может быть. использовано в гелиогеофизических и 10 медико-биологических исследованиях и экспериментах.Целью изобретения является расширение области применения устройства за счет использования полного объема 15 адресуемого матричного запоминающего устройства при жесткой временной привязке записываемой в него информации.На чертеже представлена структурная схема устройства. 20Устройство для адресации буферной памяти содержит шестиразрядньп шестидесятиричный счетчик 1 минут, пятиразрядньп двадцатичетырехричньпЪ счет" чик 2, трехразрядный регистр 3, умножитель 4, восьмиразрядный сумматор 5, трехразрядный сумматор б, син- хровход 7 вход 8 сброса, адресньп выход 9, установочный вход 10.Входы трех старших разрядов третьего слагаемого сумматора 5 соединены с соответствующими выходами регистра 3 и входами первого слагаемого сумматора б, на входы второго слагае" мого которого поданы сигналы трехраз рядного начального корректирующего кода (101), на входы пяти младших разрядов третьего слагаемого сумматора - сигналы логического нуля,Устройство работает следующим образом.На вход 8 в 00 00 сут начала работы поступает единичный сигнал начальной установки в нуль счетчиков 1 и 2 и регистра 3. На.вход 7 начинают пос тупать короткие импульсы от внешнего эталона с периодом одна минута. Два младших разряда кода адреса меняются по чисто двоичному закону, поэтому эти разряды не должны подвер гаться дополнительному преобразованию и могут быть непосредственно подключены от внешнего эталона к мпадшим разрядам шины адреса запоминающего устройства (ЗУ) минуя устройство. В сумматоре 5 происходит сложение трех чисел: восьмиразрядного кода минут текущего часа (два старших разряда его имеют постоянное значение уровня логического нуля), восьми младших разрядов кода числа минут, содержащихся в целом числе часов текущих суток, и восьмиразрядного корректирующего коца, пять младших разрядов которого имеют постоянное значение уровня логического нуля. Код первого числа снимается с выходов счетчика 1, код второго числа получается путем умножения содержимого счетчика 2 на 60, осуществляемое в умножителе 4.Код третьего числа Формируется следующим образом. В результате воздействия сигнала начальной установки на выходе регистра 3 устанавливаются уровни логической единицы и значение корректирующего кода в первые сутки работы равно нулю. На входах регист" ра 3 устанавливаются значения суммы двух чисел; текущего значения коррек." тирующего кода с выхода регистра 3 и постоянного значения корректирующего кода(для данного объема ЗУ равно пяти). Таким образом, для первых суток эта сумма равна пяти. По окончанию первых суток сигналом переполнения эта сумма переписывается в регистр, на выходе которого устанавливается новое значение корректирующего кода, равное пяти. В это время на входе регистра 3 устанавливается новая сумма 2 (результат сложения двух трех- разрядных чисел 5+5), Эта сумма переписывается в регистр 3 после окончания вторых суток работы и значение корректирующего кода становится равным двум. Таким образом, на выходе сумматора 5 Формируется чисто двоичный код адресации матричного ЗУ, что. позволяет полностью использовать объем памяти ЗУ для накопления полезной информации, а также осуществлять жесткую привязку каждого записываемого в ЗУ результата к текущему московскому времени, не затрагивая при этом дополнительного объема памяти ЗУ на хранение кодов временной привязки, что важно для автономных устройств, работающих в условиях, труднодоступных для обслуживания и ремонта и с ограниченньви энергоресурсами, и связанных с потребителем только по радиоканалу связи.Восстановление истинного времени получения результатов, записанных в каждую ячейку ЗУ, возможно на приемном конце нри покадровой передаче накопленной информации, при которой кполностью 15 Формула изобретения Составитель В.Чеботова,Техред М.Ходанич Редактор И,Булла Корректор А.Обручар Заказ 838 Тираж 557 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,101 5 155934 каждому кадру, содержащему И разрядов измерительной информации, во время сеанса связи пристыковывается служебная информация содержащая код текуУ5 щего адреса, время сеанса связи в часах и значение корректирующего кода. Если результат измерения записывается в ЗУ каждую минуту, то таких результатов в сутках 1440. Ближайшее большее значение стандартного объема памяти современных матричных ЗУ - 2048 ячеек памяти. Таким образом, в устройстве весь объем памяти ЗУ заполняется Устройство для адресации буферной памяти, содержащее первый сумматор, 20 первый и второй счетчики и умножитель, причем синхровход первого счетчика является одноименным входом устройства, выход переполнения первого счетчика соединен с синхровходом второго 25 счетчика, информационный выход которого соединен с входами умножителя, выход которого соединен с входами вто 8 6рой группы первого сумматора, входы.первой группы которого соединены синформационными выходами первого счетчика, вход сброса которого соединен содноименным входом второго счетчикаи является одноименным водом устройства, выходы первого сумматора являются адресными выходами устройства, о т,и и ч а ю щ е е с я тем, что, с це-.лью расширения области применения уст.ройства за счет использования полного объема адресуемого матричного запоминающего устройства при жесткойвременной привязке записываемой в него информации, в устройство введенывторой сумматор и регистр, вход сброса которого соединен с одноименнымвходом второго счетчика, выход переполнения которого соединен с входомзаписи регистра, информационные входы которого соединены с выходом второго. сумматора, входы первой группыкоторого соединены с выходами регистра и с входами третьей группы первого сумматора, входы второй группы второго сумматора являются установочными входами устройства.