Устройство управления для доменной памяти

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК1541672 51) 5 0 11 С 11/14 ПИСАНИЕ ИЗОБРЕТЕНИ ческии инАник В 3, с. 4 13, В 1(57) Изоблительнойпользованзапоминаретения -воэможнос СТВО УПРАВ,11 ЕТИ 1 Я О ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Электроника, 1981Меж Е 1 ессгопсз, 19р. 102. етение относится к вычис технике и может быть исдля построения доменных ющих устройств. Цель изобасширение функциональных й устройства за счет про граммнои настроики. Устроиство управления содержит контроллер 1 прямогодоступа к памяти, блок 2 управленияпрерыванием, регистр 3, блок 4 обнаружения ошибок, регистр 5 сосоя -ния, блок б адресации, функциональный синхрогенератор 7, дешифратор 8управляющих сигналов, форматер 9,блок 10 программируемых таймеров,регистр 11, первый шинный формирователь 12, второй шинный формирователь 13. Использование в устройстве программируемого таймера, регистра маски и управления выборомтипа микросборки позволяет применятьего для управления ЗУ с различнымипо типу доменными модулями, причемк устройству управления можно подключать одновременно модули разныхтипов, б ил.1541672 оставитель И,Андреевехред Л, Сердокова Коррек В. Гирняк А.Шанд е а бинат "Патент, г. Ужг оизводственно-издател ул. Гагарина, 1 О кип Заказ 284 Тираж 48 б ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5Изобретение относится к вычислительной технике и может быть использовано для построения доменных запоми ающих устройств,Целью изобретения является расширение функциональных возможностейустройства за счет его программнойнастройки.На Фиг.изображена структурнаясхема устройства управления для доменной памяти; на Фиг. 2 - блок программируемых таймеров, регистры команд и состояния; на Фиг. 3 и 4диаграммы состояний устройства причтении и записи данных соответственно; на фиг. 5 - форматер и регистрмаски; на Фиг, 6 - управляемый синхрогенератор и дешифратор управляющих сигналов,Устройство управления для доменной памяти содержит контролер 1 прямого доступа к памяти, блок 2 управления прерыванием, регистр 3 команд,блок 4 обнаружения ошибок, регистр 5состояния, блок б адресации, управляемый синхрогенератор 7, дешифратор 8 управляющих сигналов, форматер 9, блок 10 программируемых таймеров , регистр 11 маски, первый 12и второй 13 шинные формирователи.К микропроцессорной системе устройство подключается через адресныйвход 14, управляющий вход 15 и информационный вход 16. К доменнойпамяти устройство подключается выходом (шиной) 17 управления доменной памятью, адресным выходом (шиной) 18, информационным входом (шиной) 19 доменной памяти и входом(шиной) 20 данных постоянной памяти.Кроме того, устройство имеет управляющий вход 21, информационныйвыход 22 и адресный вход 23 контроллера 1 прямого доступа к памяти,управляющий вход 24, управляющийвыход 25, информационный вход 26 иинформационный выход 27 блока 2 управления прерыванием, информационный вход 28 регистра 3 команд, информационный вход 29 блока 4 обнаружения ошибок, информационный вход30 контроллера 1 прямого доступа кпамяти, информационный вход 31 блока 4 обнаружения ошибок, выход 32сигнала ошибок блока 4 обнаруженияошибок, первый вход 33 запроса прерывания блока 2 управления прерыванием, выход 34 блока 6 адресации,5 10 15 20 25 30 35 40 45 50 55 входы 35-39 выбора соответственно контроллера 1 прямого доступа к па" мяти, блока 2 управления прерыванием, блока 4 обнаружения ошибок, регистра 3 команд и регистра 5 состояния, командные вход 40 и выход 4 1 соответственно дешифратора 8 управляющих сигналов и регистра 3 команд, вход 42 состояния дешифратора 8 управляющих сигналов, информационный выход 43 регистра 5 состояния, первый управляющий выход 44 дешифратора 8, управляющий вход 45 синхрогенератора, тактовый вход 46 дешифратора 8, первый тактовый выход 47 синхрогенератора 7, первый 48, второй 49 и третий 50 информационные входы форматера 9, тактовый вход 5 1 Форматера 9, второй тактовый выход 52 синхрогенератора 7 выход 53, запроса прерывания форматера 9, второй вход 54 запроса прерывания блока 2 управления прерыванием, вход 55 выбора блока 10 таймеров, информационный 56, адресный 57 и управляющий 58 входы блока 10 таймеров, первый 59, второй 60 и третий 61 управляющие выходы блока 10 таймеров, первый 62, второй 63 и третий 64 управляющие входы регистра 5 состояния, вход 65 выбора, информационный вход бб и выход 67 регистра 11 маски, маскирующий вход 68 форматера 9, вход 69 выбора, инФормационный вход 70 и выход 71 первого шинного Формирователя 12, вход 72 выбора, информационный вход 73 и выход 74 второго шинного формирователя 13, адресный выход 75 регистра 3 команд, второй 76, третий 77, четвертый 78, пятый 79 и шестой 80 управляющие выходы дешифратора 8, первый 81, второй 82, третий 83, четвертый 84, пятый 85 и шестой 86 управляющие выходы синхрогенератора 7, выход 87 и вход 88 выбора типа доменной памяти соответственно регистра 3 команд и синхрогенератора 7, выход 89 и вход 90 запроса прямого доступа соответственно форматера 9 и контроллера 1 прямого доступа к памяти, адресный 91 и управляющий 92 входы блока 6 адресации, выход Вых. разрешения регистра 5 состояния, вход Вх. разрешения блока 10 таймеров.Устройство управления для доменной памяти работает следующим обра5 154К доменным шинам 17-20 параллельно друг другу подключаются доменные модули, максимальное число которыхопределяется разрядностью доменного адресного входа и ограничениями по нагрузочкой способности.В отличие от известного устройства в постоянном запоминающем устройстве доменного модуля, кроме карты годности, в первой ячейке памяти занесена информация о типе доменного модуля, а в ячейках памяти по старшим адресам - вся служебная информация, необходимая для управления доменным модулем с данным числом микро- сборок данного типа. Интерфейс доменного модуля (шины 17-20) аналогичен известному устройству, На соответствующие линии входа управления с выхода дешифратора 8 управляющих сигналов и регистра 3 команд подаются следующие сигналы; адрес доменного модуля с 75, "Чтение/запись" с 76, разрешающий сигнал для катушек 77, синхроимпульс для ПЗУ с 78, синхроимпульс для приема адреса модуля с 79, разрешающий сигнал для ПЗУ с 80. С выхода управляемого синхрогенератора 7 на соответствующие линии входа управления подаются: сигнал генерации с 81, сигнал ввода страницы данных из регистра ввода в регистр хранения с 82, сигнал вывода страницы данных из регистров хранения в регистр вывода с 83, сигнал разрезания доменов на две части в ключах репликации с 84, сигнал растяжения для вывода копий доменов в ключах репликации с 85, синхросигналы управления катушками с 86. Данные из доменного модуля считываются и в него записываются подоменной шине 19 данных, а данные иэ ПЗУ считываются по доменной шине 20 постоянных данныхУстройство управления может работать в двух режимах: пассивном и активном. В пассивном режиме (состояние Ао) триггеры 93-95 (фиг. 2) состояний А,-А установлены в "0" и управляющие сигналы на выход 17 не подаются. В этом режиме микроЭВМ может через шины 14-16 записать управляющую информацию в контролер 1 прямого доступа к памяти, блок 10, регистр 11 маски и регистр 3 команд. Кроме того, микроЭВМ может считывать. служебнуюинформацию иэ ПЗУ доменнл 1672 35 40 45 50 55 5 10 5 20 25 ЗО го модуля. 11 о информац."исчнтанноиэ первой ячейки ПЗУ для доменного модуля, адрес которого записан в адресной части регистра команд, ЭВМ определяет тип модуля н тип микро- сборки в этом модуле, что позволяет ей правильно записать управляющую информацию в блоки устройства управления. Если необходимая служебная информация в памяти ЭВМ отсутствует, она может быть считана иэ ПЗУ доменного модуля. Обычно это делается один раз после включения питания при инициализации всех доменных модулей. Для записи или считывания информации в устройстве ЭВМ устанавливает на шине адреса код адреса того блока, к которому она хочет обратиться.Блок 6 адресации дешифрирует адрес и подключает соответствующим сигналом на выходе 34 к управляющему входу 15 и входу 16 данных соответствующий блок. В контроллер прямого доступа к памяти необходимо записать число слоев, передаваемых иэ памяти микропроцессорной системы в доменный модуль при записи или в обратном направлении при считывании, и начальный адрес оперативной памяти микропроцессорной системы. Блок программируемых таймеров содержит три программируемых вычитающих счетчика. В первый счетчик записывается число периодов упраВляющего поля, которые необходимо пропустить до подачи в доменную микро- сборку импульса тока репликации при чтении, вывода при стирании или начала генерации новой страницы при записи. Во второй счетчик при выполнении операции "Чтение" записывается число периодов управляющего поля,необходимое для того, чтобы первыйразряд страницы данных достиг, продвигаясь по регистру вывода, датчика считывания. При выполнении операции записи во второй счетчик записывается размер страницы данныхдля данного типа микросборки равночислу регистров хранения для микросборок с блочной репликацией) . Втретий счетчик при чтении записывается размер страницы данных, а призаписи - число периодов управляющегополя, необходимое для продвижения последнего введенного через генера 7 154167210 20 25 30 35 40 45 50 55 тор домена по регистру ввода до соответствующего ключа ввода.Я регистр команд записывается код операции (10, которую необходимо выполнить, код адреса (КА) доменного Модуля,которому производится обращение, код типа (КТ) доменной микросборки. В регистр маски записывается двоичный код, число разрядов которого равно числу линий (разря,йов, на доменном входе данных, причем соответствующий разряд в регистре маски устанавливается в "О", если Передача и прием данных по этой линии не требуется,В активном режиме устройство уп, равления непосредственно управляет Работой доменных микросборок в доменных модулях. В активном режиме устройство находится, если хотя бы один пз триггеров регистра состояния находится в "1" (фиг. 2), При Этом различают три состояния устройства: А А и Лэ. Каждому состоянию соответствует установка в "1" одного из триггеров 93, 94 или 95, причем одновременно в "1" они не устанавливаются. В процессе выполнения заданной в регистре команд операции регистр состояния последовательно переходит из состояния А, в А , из А в Л и, наконец, возвращается в исходное пассивное состояние А . Диаграммы переходов состояний устройства при выполнении операции стирания и чтения показаны на фиг 3, а При выполнении операции записи " на фиг. 4.Переход из пассивного режима (состояние А ) в активный (состояние А )1 осуществляется при выполнении обращения к регистру состояния (сигнал выбора на входе 39) и присутствии На управляющем входе 15 сигнала записи (СЗ). При этом на входе схемы96 совпадения появляется "1" и триггер 93 устанавливается в " 1". Приэтом вырабатывается разрешающий сигнал 77 для катушек и в доменных микЩ росборках выбранного модуля начинается продвижение доменов в регистрах хранения, Одновременно. с триггеРа 93 дается разрешение на вход 61 блока программируемых таймеров. В результате первый счетчик таймера Начинает подсчитывать число перио 1 ов управляющего поля с момента его включения. При этом счетчик подсчитывает импульсы ТИ, поступающие на его вход С 1, которые формируются один раз за период управляющего поля в управляемом синхрогенераторе. Прп обнулении первого счетчика на выходе 59 таймера 10 появляется сигнал,устанавливающий триггер 93 в "О", а триггер 94 - в "1", и ус.тройство управления переходит в режим АЕсли устройство управления выполняет операцию стирания страницы данных, при переходе из состояния А в состояние Ав дешифраторе 8 управляющих сигналов формируется сигналразрешения вывода страницы данных из регистра хранения в регистр вывода, который с выхода 44 поступаетна, вход 45 синхрогенератора 7 и,после привязки к фазе для данного типа микросборки, проходит на его выход 83, Если выполняется операция чтения страницы данных, при переходе из А, в А дешифратор управляющих сигналов и функциональный синхрогенератор формируют сигналы разрезания доменов на выходе 84 и растяжения доменов на выходе 85. Если же выполняется операция записи страницы данных, на выходе 80 устанавливается сигнал разрешения для ПЗУ, который остается активным до момента сброса триггера Ав "О". Одновременно с привязкой к требуемой для данного типа микросборки фазой на выходе 78 формируются синхроимпульсы ПЗУ, а на выходе 8 1 - сигналы генерации доменов. Поэтому пока уст-, ройство находится в состоянии Апроисходит ввод новой страницы данных из генератора доменов в регистр ввода доменной микросборки.После перехода устройства в состояние А разрешение на подсчет ТИ дается на разрешающий вход 62 программируемого таймера. В результате включается в работу второй вычитающий счетчик таймера 10, При обнулении второго счетчика таймера на выходе 60 появляется сигнал, устанавливающий в "О" триггер 95, т.е. устройство управления переходит в состояние Аз. Для операции стирания это состояние не обязательно и из Аз можно сразу переходить в Ао, Если выполняется операция чтения, то при переходе из А В Ана выходе 80 устанавливается разрешающий: сигнал для 11 ЗУ, позволяющий производить выводдаййых из выбранного доменного модуля в форматер 9 устройства управления. Обмен синхронизируется импульсами на выходе 78 дешифратора 8 управляющих сигналов,В этом состоянии в каждом периоде через датчик считывания доменной микросборки выводится один разряд страницы данных, Если выполняется операция записи, в состоянии А производится продвижение веденной новой страницы данных по регистру ввода доменной микро- сборки. При переходе устройства в состояние Аз разрешение на подсчет ТИ дается на разрешающий вход 63 программируемого таймера, что включает в работу третий счетчик таймера. Обнуление третьего счетчика означает, что для операции чтения выводят все разницы страницы данных через .датчик считывания и разрешающий сигнал для катушек с выхода 77 следует снять. Если выполнялась запись, то обнуление третьего счетчика тай мера означает, что введенная в регистр ввода страница данных расположилась своими разрядами в соответствующих ключах ввода. Поэтому при обнулении триггера 95 формиру ется сигнал ввода новой страницы данных на выходе 82, а затем разрешающий сигнал для катушек с выхода 77 снимают, выключая продвижение доменов.После обнуления триггера 95 все35 триггеры регистра состояния оказываются в "0", а устройство управления переходит в пассивный режим. Кроме того, триггеры 93-95 сбрасываются в "О" также при включении питания и по сигналу сброса от микроЭВМ (эти цепи на фиг, 1 и 2 не показаны) . Содержимое регистра состояния может быть считано ЭВМ через шинный передатчик 13 в любой момент времени. Возможный вариант выполнения форматера показан на фиг. 5, При чтении данных параллельных считанный код доменного слова данных поступает из доменного модуля на вход 49 и запи 50 сывается в первом регистре данных (РД 1) 97, Одновременно слово с таким же числом разрядов из ПЗУ доменного модуля с входа 50 записывается в регистр 98 постоянных данных (РПД) . Выход 99 младшего разряда РД 1 подключен к входу 100 последовательного ввода в старший разряд второго. регистра 101 данных (РД 2), а выход 102 младшего разряда РПД через схемы 103 и 104 совпадения подключен к входу 105 сдвига информации в РД 2, Входы 106 и 107 сдвига регистров РД 1 и РДП соединены непосредственно со сдвигающим сигналом на входе 51 форматера Поэтому, если младший разряд кода в РДП равен "1", то "1" проходит через схему 103 и разрешает прохождение импульса сдвига с входа 51 на вход 105 сдвига в РД 2. Поэтому после окончания импульса сдвига на 51 в старший разряд РД 2 введется младший разряд из РД 1. Так как информация в РД 1 и РДП сдвинулась на разряд в сторону младших разрядов, то теперь на выходах 99 и 102 регистров РД 1 и РДП будет второй разряд доменного слова данных и слова из ПЗУ. Поэтому после прихода импульса сдвига на 5 1 в РД 2 введется второй разряд слова данных и т.д. Если же на выходе 102 будет "0", то импульс сдвига не пройдет через схему 104 и РД 2 не будет сдвинут, в то время, как РД 1 и РДП будут сдвигаться. Это приведет к тому, что разряд слова данных, соответствующий дефектному регистру хранения и помеченный "0" в карте годности в ПЗУ доменного модуля, будет изъят из информационной последовательности, Количество введенных в РД 2 разрядов подсчитывается счетником 112, При полном заполнении всех разрядов РД 2 на выходе 113 счетчика 112 возникает сигнал запроса прямого доступа к памяти, который поступает на вход 90 запроса прямого доступа контроллера 1 прямого доступа. После осуществления прямого доступа слово .данных из РД 2 записывается в соответствующую ячейку оперативной памяти микропроцессорной системы.При записи данных форматер работает следующим образом. Выводимое слово данных записывается контролле-ром 1 прямого доступа к памяти по входу 48 в РД 2. Формирование записы 1 ваемого слова данных произвоДится в РД 1, вход 108 последовательного ввода которого соединен через схему 109 соединения с выходом 110 младшего разряда в РД 2. Пока на выходе 102 РДП присутствует сигнал "1" вентили схем 104 и 109 открыты и разряды из РД 2 последовательно переписываютсяв РД 1. Если же очередной разряд должеи соответствовать дефектному региСтру, то он будет помечен "0" в соответствующем разряде слова ПЗУ, ввОдимого в РДП. Поэтому вентили останутся закрытыми. В результате РД 2 не будет сдвигаться, а в очерецной раэряд РД 1 при сдвиге с входа 108 залишется "0".Регистр 11 маски позволяет замаскиРовать любой разряд доменного слова данных. В регистр маски записываЕтся код, в котором разрядам со значением "0" соответствуют замаскированные разряды РД 1 и РДП. При этОм форматер работает так, как если бы в Р 11 П из ПЗУ доменного модуля по данным разрядам все время считыватся сигнал ИО. Вывод соответствующих разрядов из регистра маски моно осуществить, например, путем построения регистра маски в форме замкнутого регистра сдвига, подавая си 1.нал сдвига с входа 51 (Фиг. 5), либо использовать для этого счетчик и мультиплексор. Запись кода маски производится соответствующим сигналом управления с входов 15 и 16.В устройстве управления использован блок 4 обнаружения и коррекции ошибок, позволяющий повысить надежность работы доменного запоминающего устройства. При записи информа- циЯ в доменный модуль на вход 29 блЬка 4 поступает поток данных, пере 1 гаваемых с входа 30 контроллера прямого доступа на вход 48 Форматера 9. В блоке 4 на основе этой информации формируется контрольный циклический код, избыточные разряды которого записываются через форматер 9 после записи разрядов основной информации. 11 ри чтении данных информация передается в обратном направлении от входа 48 форматера 9 к входу 30 контроллера 1 прямого доступа. Одновременно считываемые разряды (основной информации и контрольные) принимаются блоком 4 и анализируются. Если после вывода всей основной информации в оперативную память микро- ЭВМ блок 4 обнаружил ошибку, то по сигналу с выхода 32 он запрашивает прерывание по входу 33 блока 2 управления прерыванием и информирует микро-ЭВМ о наличии ошибки. МикроЭВМ считывает с выхода 3 1 блока 4 обнаружения ошибок информацию о виде О 15 20 25 30 35 40 45 50 55 ошибки и ее позиции в считанной странице данных. Затем эта ошибка исправляется программно прямо в оперативной памяти микро-ЭВМНа фиг. 6 показан пример возможного выполнения управляемого синхрогенератора 7 и дешифратора 8 управляющих сигналов. Управляемый синхрогенератор состоит из кварцевогогенератора 114, двоичного счетчика 115, полупроводникового ПЗУ 116 и формирователя синхросигналов управления катушками, выполненного на сдвиговом регистре 117 с элементом ИЛИ 118 в цепи обратной связи. Стабильные импульсы высокой частоты с выхода генератора 114 поступает на счетный вход счетчика 115, работающего в качестве делителя частоты. Полный цикл работы счетчика (К = 128 тактов генератора для указанной на фиг. 6 разрядности) соответствует полному циклу временной диаграммы управляющих сигналов доменной микросборки. Выходы разрядов счетчика 115 подключены к младшим разрядам адресных входов 11 ЗУ 116, в котором запрограммирована развертка временных диаграмм управляющих сигналов доменных микросборок. Точность установки фазы начала и длительность импульсов управления 0,5/Е, где 2 г - частота генератора 114. Выходные сигналы ПЗУ поступают на первые входы вентилей 119-123 для осуществления привязки управляющих сигналов на шине 17 к временной диаграмме работы микросборок. На вторые входы вентилей приходят разрешающие сигналы с выхода 44 дешифратора 8 управляющих сигналов.формирователь синхросигналов управления катушками представляет собой распределитель импульсов, на четырех выходах 86 которого по очереди появляется сигнал "1" (фазы А,В,С,0). Старшие разряды адресных входов ПЗУ подключены к выходу 87 регистра 3 команд и на них подается код типа микросборки. Следовательно, изменив код типа микросборки, можно перейти к формированию временной диаграммы управг 11 нющих сигналов доменной микро- сборки другого типа.Триггер 124 и схема ИЛИ 125 используются для фазовой привязки момента подачи разрешения работы катушек управления доменных микросборок(сигнал 77) к началу соответствующей Фазы согласно паспортным данным для микросборок. Остальные элементы дешифратора управляющих сигналов формируют управляющие сигналы в соответ 5 ствии с диаграммами состояний устройства (фиг. 3 и 4).Таким образом, использование изобретения позволит расширить область применения устройства управления, так как включение в его состав программируемого таймера, регистра маски и управления выбором типа микро- сборки для работы Функционального синхрогенератора позволяет приме" нять предложенное устройство для управления ЗУ разнообразными по типу доменных микросборок и их числу в составе доменного модуля, причем к устройству управления могут подключаться одновременно доменные модули различного типа. Наличие регистра маски позволяет легко выполнять тестирование каждой доменной микросбор ки в отдельности, например, при проведении контрольно-профилактических работ. Формула и з о брете ния Устройство управления для доменной памяти, содержащее контроллер прямого доступа к памяти, блок управления прерыванием, регистр команд, блок обнаружения ошибок, регистр состояния, блок адресации, управляемый синхрогенератор и дешифратор управляющих сигналов, причем первый вход управления контроллера прямого доступа к памяти соединен с первыми управляющими входом и,выходом блока управления прерыванием, с входом управления блока адресации и с управляющим входом устройства, адресный выход контроллера прямого доступа к памяти соединен с адресным входом блока адресации и с адресным входом устройства, информационный выход контроллера прямого доступа к памяти соединен с информационными входом и выходом блока управления прерыванием, с информационными входом регистра команд,с информационным входом устройства и с информационным выходом блока обнаружения ошибок, информационный вход которого соединен с информационным входом:. контроллера прямого доступа к памяти, вход выбора которого соединен свыходом блока адресации и с входамивыбора блока управления прерыванием,регистра команд, регистра состоянияи блока обнаружения ошибок, выходсигнала ошибки которого соединен спервым входом запроса прерыванияблока управления прерыванием, информационный выход регистра состояниясоединен с входом состояния дешифратора управляющих сигналов, командный вход которого соединен с командным выходом регистра команд,управляющий выход и тактовый входдешифратора управляющих сигналов соединены соответственно с управляющимвходом и первым тактовым выходомуправляемого синхрогенератора, о т л и ч а ю щ е е с я тем, что, сцелью расширения функциональных возможностей за счет программной настройки, в него введены блок таймеров,регистр маски, первый и второй шинные 5 формирователи и форматер, первый информационный вход и выход запросапрямого доступа к памяти которогосоединены соответственно с информационным входом и входом запроса 30 контроллера прямого доступа к памяти, второй. информационный вход форматера является информационным входом доменной памяти устройства, третий информационный вход форматерасоединен с входом данных постояннойпамяти устройства и с информационным входом первого шинного Формирователя, вход выбора которого соединен с выходом блока адресации, вхо" 4 О дом выборки регистра маски входом выборки блока таймеров и входом выборки второго шинного Формирователя,информационный вход которого соединен с информационным выходом регист ра состояния ннформационныи выходвторого шинного формирователя соединен с информационным входом регистра маски, с информационным входомблока таймеров, с информационным вьгходом первого шинного Формирователяи с информационным входом устройства, тактовый вход форматера соединен с вторым тактовым выходом управляемого синхрогенератора и с тактовым входом регистра маски, информационный выход которого соединен смаскирующим входом форматера, выходзапроса прерывания которого соединенс вторым входом запроса блока управ 16151541672леция прерыванием, адресный выходрегистра команд является адреснымвЫходом устройства, управляющие.выходы с второго по шестой дешифраторауправляющих сигналов и управляющиевыходы с первого по шестой управляемого синхрогенераторов соединены ссоответствующими разрядами выходауправления доменной памятью устройства, выход выбора типа доменной памяти регистра команд соединен с одноименным входом управляемого синхрогенератора, управляющие выходы с первого по третий блока таймеров соединены соответственно с входами управления с первого по третий регистра состояния, вход разрешения блока таймеров соединен с одноименным выходом регистра состояния, адресный и управляющий входы блока таймеров соединены с одноименными входами устройства.