Устройство постоянной памяти

1553983 30 3Изобретение относится к автоматикей вычислительной технике и предназначено для использования в цифровыхВычислительных системах.Целью изобретения является повыше 5ние быстродействия устройства за счетСокращения времени выборки информации.На чертеже приведена схема устройства.ОНа чертеже обозначены: процессоршина 2 адреса, шина 3 данных иустройство 1 постоянной памяти, которое содержит регистр 5, группу 6ключей, блок 7 импульсного питания,Первый дешифратор 8, счетчик 9, втоой дешифратор 10, блок 11 постояннойамяти и группу блоков 12 постояннойпамяти,Процессор 1 является основным активным устройством вычислительнойсистемы и предназначен для обработки1 нформации, поступающей по шине 3анных, и управления пассивными устройствами с помощью шины 2 адреса исигналов управления.Пина 2 адреса предназначена дляпередачи кода адреса, идентифицирующего устройство или ячейку памяти,к которой обращается процессор 1.Шина 3 данных предназначена дляобмена информацией между процессором1 и пассивными устройствамиРегистр 5 предназначен для Фиксации адреса блока 12 постоянной памяти35группы, к которому произошло обращение,Ключи 6 группы предназначены дляподачи питания на один из блоков 12постоянной памяти группы, к которому 40произошло обращение.Блок 7 импульсного питания предназначен для питания одного из блоков12 постоянной памяти группыДешифратор 8 предназначен для дешифрации адреса блока 12 постояннойпамяти группы, к которому произошлообращение.Счетчик 9 предназначен для Формирования текущего адреса внутри адресного пространства блока 12 постояннойпамяти группы, а также для Формирования сигнала, который приводит в исходное состояние регистр 5 и сообщаетпроцессору 1 об окончании массива.Дешифратор 10 предназначен для55дешифрации адреса, по которому процессор 1 может извлекать информациюиз группы блоков 12 постоянной памяти,Блок 11 постоянной памяти является каталогом постоянной памяти и предназначен для хранения и выдачи на шину 3 данных имени массива, а регистр 5 - кода адреса блока 12 постоянной памяти группы, а в счетчик 9 кода длины массива.Група блоков 12 постоянной памяти предназначена для хранения и выдачи на шину 3 данных массивов информации,Устройство работает следующим об" разом.В исходн м состоянии на выходе дешифратора 10 сформирован потенциал логического нупя, разрешающий запись в регистр 5 и загрузку счетчика 9. Питание на блок 11 постоянной памяти подается постоянно, Сигнал "Чтение, поступающий на счетный вход счетчика 9, не влияет на состояние счетчика 9, так как он блокирован сигналом разрешения загрузки, поступающим с выхода дешифратора 10. Вывод дешифратора 8, активиэирующийся нулевым входным кодом, не используется, следовательно, ни один ключ 6 группы ключей не открыт и питание от блока 7 питания не поступает ни на один из блоков 12. Адреса блока 11 находятся в адресном пространстве процессора 1, Слово, извлекаемое из блока 11 при каждом обращении процессора 1, состоит из двух полей: поля имени массива разрядностью Е и поля адреса разрядностью и+в, причем младшие и разрядов адреса определяют размер массива, а старшие п 1 разрядов - адрес блока 12 в группе. Таким образом, максимальное число блоков 12 определяется величи- ной Ч 1 = 2 -(так как выход первого дешифратора 8, возбуждаемый нулевым входным кодом, не используется), каждый из блоков 12 имеет максимальный объем, определяемый величиной7 = 2а общий объем памяти группы блоков 12 определяется величинойЧ=7 +Ъ = (2-1) 21 2Разрядность поля имени блока 11 и выходных слов блоков 12 не может превышать разрядности шины 3 данных.При необходимости извлечения массива инФормации под определенным именем процессор 1 последовательно читает слова иэ блока 11, причем поле имени поступает через шину 3 данных51 О в процессор 1 для анализа, а полеадреса записывается по сигналу "Чтение" в регистр 5 и в счетчик 9. Код,поступивший с выходов регистра 5 навходы дешифратора 8, активизирует одиниз его выходов. Сигнал с выхода дешифратора 8 включает один из ключей 6группы и питание от блока 7 питанияподается на соответствующий блок 12.Если анализируемое имя массиване совпадает с требуемым, то процессор 1 переходит к чтению следующегоимени из блока 11, а инФормация второго поля переписывается в регистр 5и счетчик 9,Если анализируемое имя совпадаетс требуемым, то процесор 1 устанавливает на шине 2 адрес, активизирую"щий выход дешифратора 10. Потенциаллогической единицы, сформированныйна выходе дешифратора 10, запрещаетперезапись в регистр 5 и переводитсчетчик 9 в режим счета К этому вре"мени на информационных выходах счетчика будет сформирован адрес начальной ячейки массива информации, а через ключи б группы будет подано питание на соответствующий блок 12 сблока 7 питания. Таким образом, израсчета времени выборки информацииможно исключить время задержки схемыимпульсного питания и время переход"ного процесса, так как эти процессызакончились за время выборки и анализа процессором 1 имени массива, Фор"мируя сигналы "Чтение", процессор 1последовательно выбирает из соответствующего блока 12 массив, причемпо окончании каждого сигнала "Чтение"счетчик 9 меняет свое состояние,формируя адрес следующей ячейки массива (блока 12)Таким образом, сок"ращается время выборки адреса, таккак к моменту Формирования процессо"ром 1 следующего сигнала "Чтение"адрес выбираемой ячейки блока 12 будет уже сформирован, По окончании массива (обнулениесчетчика 9) сигнал переноса счетчика9 поступает на вход сброса регистра5, выключая тем самым питание выбранного блока 12, и поступает на входзапроса прерывания процессора 1,сообщая тем самым об окончании массива.5 20 25 ЗО 35 40 45 50 55 В устройстве реализуется опережающая подача питания на выбранный блок постоянной памяти, сокращается время обращения к постоянной памяти, так как время задержки схемы импульсного питания и переходный процесс в блоках постоянной памяти заканчиваются к мо" менту обращения процессора к блокам постоянной памяти,Формула изобретения Устройство постоянной памяти,содержащее регистр, группу из ц ключей, где а в ,максимальное число массивов постоянной памяти, блок постоянной памяти, группу из а блоков постоянной памяти и блок импульсногопитания, причем выход блока импульсного питания подключен к первым входам ключей с первого по ц -й группы,выходы которых подключены соответственно к входам питания блоков постоянной памяти с первого по ц -й группы,.адресный вход устройства подключенк адресному входу блока постояннойпамяти, выход блока постоянной памятии выходы блоков постоянной памятис первого по а-й группы объединеныи подключены к информационному выходуустройства, о т л и ч а ю щ е е с ятем, что, с целью увеличения быстродействия устройства за счет сокращениявремени выборки информации, устройство содержит счетчик, первый и второйдешифраторы, причем управляющий входустройства подключен к входу считывания регистра и к счетному входу счетчика, информационный выход которогоподключен к адресным входам блоковпостоянной памяти группы, выходы бло"ка постоянной памяти подключены к информационным входам счетчика и к информационным входам регистра, выходыкоторого подключены к входам первогодешифратора, выходы с первого по м -йкоторого подключены соответственноквторым входам ключей с первого поь-й группы, адресный .вход устройстваподключен к входу второго дешифратора,. выход которого подключен к входузаписи регистра и к входу режимасчетчика, выход переполнения которогоподключен к управляющему входу регистра и к выходу признака окончаниявыборки устройства,