Устройство приоритетного доступа к общей памяти

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИН 1% (И А 1 94 С 06 Г 94 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИИЗОБРЕТЕНИЯ(53) 681.325(0 Бюл. Р 27нн и Л.К.Сафрон8.8) 56) Авторское 1091162, кл. Электроника ое описание ЩИ 978, рис6, свидетельство СССР С 06 Р 9/46, 1983. ОЗУ 64 к. Техничес.069.019. ТО, кн, 2,4) УСТРОЙСТВО ПРИОРИТЕТНОГО ДОСТУПАОБЩЕЙ ПАМЯТИ ОПИСАНИ К АВТОРСКОМУ(57) Изобретение относится к вычислительной технике, в частности к средствам, обеспечивающим асинхронное обращение вычислительных машин к общей памяти. Цель изобретения - повышение быстродействия, Устройство управления содержит входные запоминающие потенциальные триггеры 1 и 2, блок 3 очередности, элементы И 4-9, элементы НЕ 10 и 11, входы 12 и 13 "Запрос", ответный вход 14 устройства и выходы 15-20. Устройство при запросе по одному из каналов блокирует доступ по другому каналу до конца обмена. 2 ил.4113Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах дляорганизации работы двух ЦВМ на общееполе памяти,Цель изобретения - повышение быстродействия и надежности устройства.На фиг.1 представлена Функциональная схема устройства, на фиг.2 - функциональная схема блока очередности.Устройство содержит триггеры 1 и2, блок 3 очередности, элементы И4-9, элементы НЕ 10 и 11, входы 12 и13 запроса, вход 14 ответа из общейпамяти, выходы 15 и 16 обращения кобщей памяти, выходы 17 и 18 выборанаправления, выходы 19 и 20 ответаустройства. Блок 3 содержит элементыИ 21 и 22.Устройство работает следующим образом.В исходном состоянии от сопрягаемой аппаратуры на входах 12-14 устройства создаются потенциалы низкого. уровня "О", а на его выходах 15-20Формируются также потенциалы низкогоуровня, так как на выходах элементовИ 4 и 5 создаются низкие потенциалы,что приводит к формированию на выходах блока 3 сигналов высокого уровня"1" и "О" на выходе элементов НЕ 10и 11. При этом на входах стробирования триггеров 1 и 2 поддерживаютсясигналы 1", а на единичных выходахзаписывается "0".В момент прохода по одному из входов 12 и 13 запроса сигнала "1" (пустьэто будет сигнал запроса по входу 12)происходит запись в триггер 1 сигнала"Запрос", и на его единичном выходеформируется потенциал высокого уровня "1". В связи с наличием на обоихвходах элемента И 4 сигналов "1" наего выходе также формируется сигнал"1" и в единичное плечо триггера записывается "0", при этом триггер 2запирается по входу стробирования,на выходах 15, 17 и 16, 18 формируются соответственно сигналы "1" и "О".По выходу 17 устройство разрешаетдоступ к общей памяти по первому каналу, а по выходу 15 Формируется потенциал высокого уровня, по переднемуФронту которого общая память при наличии готовности производит обменинформацией, при завершении которогопо входу 14 формируется сигнал "1",поступающий в первую вычислительную25479 2машину для снятия сигнала по входу 12 запроса, После этого схема устройства устанавливается в исходное положение. 25 30 5 10 15 20 35 40 45 50 55 В случае прихода сигнала "Запрос" по входу 13 на выходах 16, 18 и 20 формируются сигналы "1". Если во вре" мя обмена информацией, предположим, по первому каналу приходит сигнал "Запрос" по входу 13 устройства, триггер 2 не записывает пришедший сигнап окончания обмена с первой вычислительной машины, а сразу же после окончания обмена, когда на единичном выходе блока 3 вновь сформируется "1", происходит запись сигнала "Запрос" в блок 3 и начинается обмен информацией второй вычислительной машины. При одновременном поступлении от обеих вычислительных машин сигналов "Запрос" по входам 12 и 13 очередность обработки запросов устройством произвольная и определяется отклонениями параметров блока 3, при этом сначала производится обмен информацией с ОПП одной машиной, а после окончания сразу же с другой.Формула Устройство приоритетного доступа к общей памяти, содержащее два триггера, два элемента И, информационный вход первого триггера является первым входом запроса устройства и соединен с первым входом первого элемента И, второй вход которого соединен с прямым выходом первого триггера, информационный вход второго триггера является вторым входом запроса устройства и соединен с первым входом второго элемента И, второй вход которого соединен с прямым выходом второго триггера, о т л и ч а ю щ е е - ся тем, что, с целью повышения быстродействия, в него дополнительно введены четыре элемента И, два элемента НЕ и блок очередности, причем выходы первого и второго элементов И соединены с первым и вторым входами блока очередности соответственно, первый и второЦ выходы блока очередности соединены с входами стробирования первого и второго триггеров соответственно, входы первого и второго элементов НЕ соединены с первым и вторым выходами блока очередности соответственСоставитель В.БородинТехред Л.Сердюкова Корректор В.Бутяга Редактор В.Петраш Тираж 672 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 45Заказ 3111/45 Подписное Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 з 13254794. но, выход первого элемента НЕ являет- и четвертого элементов И соответстся первым выходом выбора направления венно, выходы четвертого и шестого устройства и соединен с первыми вхо- элементов И являются первым и вторым дами третьего и четвертого элементов выходами обращения к общей памяти5И, выход второго элемента НЕ является устройства, выходы третьего и пятого вторым выходом выбора направления элементов И являются первым и вторым устройства и соединен с первыми вхо- выходами ответа устройства, вход отдами пятого и шестого элементов И,вета общей памяти устройства соединен выходы первого и второго элементов И 1 О с вторыми входами третьего и пятого соединены с вторыми входами шестого элементов И.