Ячейка памяти

=Б (2+ в ) +Е(1+ в ),(1)С 1 С 1 55 имп. ьлл и С 2 С 2 Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах,Целью изобретения является увели 5 чение быстродействия.На фиг.1 показана принципиальная схема ячейки, на фиг.2 - конструкция областей ячейки, на фиг.3 - эквивалентная схема ячейки; на фиг,4 - диаграммы управляющих и питающих импуль. сон; на фиг.5 - зависимость импульсного напряжения включения ячейки (по аноду) от амплитуды импульса питания, подаваемого на дополнительную р-область.Ячейка памяти содержит р-область 1 р-и-р-и-структуры (анод), и-базу 2 р-и-р-и в структу, р-базу 3 р-и-р-и- структуры, п-эмиттер 4 (катод) р-п-р-п-структуры, базу 5 ключевого. транзистора, эмиттер 6 ключевого транзистора, диод 7 с барьером Шоттки, шунтирующий элемент 8, шины 9 и 10 считывания и записи, информациоццую 25 и общую шины 11 и 12, скрытый п+-слой 13, р-и-р- ип-р-и-транзисторы 14 и 15, емкости 16 и 17 (С 1 и С 2), емкость 18 (СЗ) р-п-р-п-структуры, шунт 19 (14- 19 - элементы эквивалентной .схемы р - п-р в и в струк), п-р-и-транзистор 20, диод 21 с барьером Шоттки. На фиг.4 приняты следующие обозначения: 22 - первый импульс питания, 23 - второй импульс питания, 24, 25 - . импульсы питания, проходящие на шину 12 (при состоянии ячейки "1"), 26 и 27 - импульсы считывания, 28 - импульс записи состояния "0", 29 - ко ординатный импульс записи "1" (по горизонтальной шине), 30 - координатный импульс записи "1" (по вертикальной шине), 3 1-33 - импульсы помех, возникающие на шине 12 при записи или 45 при считывании "0", 34 - импульс считывания "1" на шине 12.р-и-р-и-Структуры с двумя тонкими базами обладают зависимостью импульсного напряжения включения от величины амплитуды импульса, заряжающего барьер. ные емкости структуры, Эта зависимость для структуры, показанной на фиг.1 и 2, может быть выражена формулой г где У - пороговое напряжение отпии г рация р-п-перехода М =0,5 В);С 1,С 2 - барьерные емкости р-п-р-пструктуры,.Е - амплитуда зарядного импульса.Зависимость (1) при С 1С 2 показана на фиг,5Импульсное питание запоминающейячейки осуществляют периодическизследующими с частотой примерно 10 -1 О Гц импульсами положительной полярности (22,23) с длительностью по 8рядка 10 -10 с, причем импульс 22подают на шину 9 (анод р-и-р-и-структуры), а импульс 23, следующий непосредственно за импульсом 22, подаютна шину 10, Нагрузочное сопротивление должно быть включено в цепь шины12, Запоминающая ячейка может находиться в состоянии "1" (малое пороговое напряжение включения) и в состоянии "0" (большое пороговое напряжение включения).В состоянии "1" импульс 22 включает р-и-р-и-структуру (1-4), а импульс 23 экстрагирует возникающий вее базах заряд неосновных носителейчерез и-р-переход (2,3) и частично.через и-р-переход (1,2). Ток обратного рассасывания следует ограничитьнагрузочным сопротивлением в цепи шины 10.Заряд, экстрагируемый импульсом23, ограничивают таким образом, чтобы к концу импульса емкости 16, 17(С 1,С 2) еще не начали заряжаться, Такое ограничение может быть достигнутокак ограничением тока обратного рассасывания, так и ограничением длительности импульса 23, Так как после окон.чания. действия импульса 23 емкости16, 17 не заряжены, очередной импульс22 в соответствии с формулой (1) включает р-и-р-и-структуру 1-4 и состояние н 1 н сохраняется,В состоянии "0" импульс 22 не включает р-и-р-п-структуру ввиду того,что амплитуда напряжения включениябольше амплитуды импульса 22, Например если амплитуда импульса 22 ран=на 2 В, а амплитуда импульса 23 равнаЗВ, то в соответствии с (1), пренебрегая некоторым разрядом 16, 17 вслед.стние утечек (см. фиг,5) импульсноенапряжение включения близко к ЗВ иимпульс 22 не включает р-и-р-и-структуру, Импульс 23, следующий непосредственно за импульсом 22, возобновляетзаряд емкостей 16, 17 (С 1,С 2), час13271 85 4Для построения матрицы памяти иног. да необходимо запретить запись в некоторые ячейки "слова , например, запись "1" в первый разряд, не меняя содержания записи в соседних разрядах. Запрет записи может быть осуществлен подачей импульса полокительной полярности на шину 12. В этом случае подача импульса на шину 10 не приводит к записи 0 ввиду равенства потенциалов на шинах 10 и 12, Подача импульса на шину 12 не вызывает изменения записи в ячейках при С 1 С 2.Ячейка памяти может быть использоЗапись "1" осуществляют подачей импульса 29 на шину 10 и снятием запирающего напряжения на шине 11 (импульс 30). При этом емкость 17 коллекторного р-п-перехода (С 2) разряжа ется через транзистор, образованный слоями 2,5,6 (фиг. 1), шунт 8 (см.фиг.3 - транзистор 20, шунт 19), Разряд емкости С 2 (С 2 С 1) эквивалентен записи "1". 40 тично утекший за время между очередными парами питающих импульсов 22,23. Этот импульс обеспечивает заданный уровень помехоустойчивости запоминающей ячейки в состоянии "0". Запись "0 осуществляют в промежутке между импульсами питания ( см. фиг,4). Для этого на шине 11 поддерживается положительный потенциал, за О пирающий р-и-переход 5-6, а на шину 10 подают импульс 28 положительной полярности, амплитуда которого равна Е. Совпадение положительного напряжения на шине 11 и импульсного напря. 15 жения на шине 10 вызывают заряд барьерных емкостей 16, 17, соответствующий большему пороговому напряжению включения р-и-р-п-структуры (состояние "0"), При использовании в заряд ной цепи диода с барьером Шоттки (21 или 7) длительность импульса записи "0" практически ограничена толь. ко постоянной времени КС-цепи. При использовании подключения шины 10 25 только к р-области 5 быстродействие несколько снижается вследствие наличия времени восстановления перехода 5-2. вана для построения различных системзапоминающих матричных микроминиатюрных устройств с малым потреблениеммощности. Для изготовления запоминающих ячеек может быть использована технологическая схема с диэлектрической изоляцией, изоляцией р-и-переходом с использованием скрытого и -слоя. Формула изобретенияЯчейка памяти, содержащая тиристор, анод и катод которого подключены соответственно к шине считывания и общей шине, о т л и ч а ю щ а я с я тем, что, с целью увеличения быстродействия ячейки памяти, в нее введены ключевой транзистор и шунтирующий элемент, причем коллектор ключевого транзистора соединен с п-базой тиристора, база и эмиттер подключены соответственно к шине записи и инфор. мационной шине ячейки, а первый и второй выводы шунтирующего элемента подключены соответственно к катоду и и-базе тиристора.132718 5 Составитель Л,АмусьеваТехред Л.Олийнык актор И.Рыбче орректор Л.Пилипенк Заказ 3404 49 Тираж 589 ИИПИ Государственного комитета ССС делам изобретений и открытий 5, Москва, Ж, Раушская наб., Подписи д. 4/5 изводственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4