Элемент памяти

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1 Ю 4 С 11 С .11/40 ОПИСАНИЕ ИЗОБРЕТЕНИЯК А)ВТОРСНОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ, И ОТНРЫТИЙ(57) Изобретение относится к вычислительной технике, в частности кэлементам памяти на КМОП"транзисто". рах. Цель изобретения - повышениенадежности и упрощение схемы элемента памяти, расширение функциональныхвозможностей элемента памяти за счет1.,801336113 А 1 включения второго направления записи информации. Поставленная цель дости гается тем, что в элемент памяти введены второй инвертор, второй, третий и четвертый динамические инверторы, содержащие первый и второй,МДП-транзисторы первого типа проводимости и первый и второй МДП-транзисторы вто-. рого типа проводимости с соответст-. вующими связямиэто позволяет проектировать регистровые структуры с двумя направлениями записи, сдвиговые регистры и счетчики с параллельной записью при минимальных аппаратурных затратах, так как не требуется совмещения отключения обратной связи в триггере при первом.и;втором, режимах записи. 1 з,п, ф-лы, 2 ил.Инверторы 5 и 6 при этом обеспечивают инверсию входных стробирующих сигналов, которая необходима для инверсных стробирующих входов первого 1 и четвертого 4 динамических инвер" торов и прямых стробирующих входов второго 2 и третьего 3 динамических инверторов,Каждый динамический инвертор закрыт при подаче на прямой стробирующий вход 15 и инверсный стробирующий вход 17 уровней "О" и "1" соответственно. На выходе 18 элемента памяти хранитсяранее установленная информация - на параэитном конденсаторе (не показан). 45 50 Изобретение относится к вычислительной технике, в частности к элементам памяти для запоминающих устройств.5Цель изобретения - повышение надежности элемента памяти.На фиг. приведена функциональнаясхема элемента памяти; на фиг.2 -принципиальная схема динамического О.инвертора,Элемент памяти содержит первый 1,второй 2, третий 3 и четвертый 4 динамические инверторы, первый 5 и вто.рой 6 инверторы, первый 7 и второй 8 5стробирующие входы, первый 9 и втотрой.10 информационные входы.Каждый динамический инвертор содержит первый 11 и второй 12 ИДПтранзисторы,первого типа проводимости, первый 13 и второй 14 МДП-транзисторы второго типа проводимости,прямой стробирующий вход 15, информационный вход 16, инверсный стробирующий вход 17, выход 18 динамичес"кого инвертора.Элемент памяти работает следующимобразом,Второй 2 и третий 3 динамическиеииверторы образуют триггерное кольцо, З 0При поступлении на стробирующие вхо-:.,ды 7 и 8 уровней "О" динамическиеинверторы 1 и 4 закрыты, а динамические инверторы 2 и Зоткрыты и хранятранее записанную информацию, При поступлении на вход 7 (8) уровня "1"открывается динамический инвертор 1(4) и закрывается динамйческий инвертор 2 (3), соответственно пропускаяна запись информацию, поступающую 40по первому (второму) информационному,входу 9 (10). При поступлении на прямой и инверсный стробирующие входы 15 и 17 уровней "1" и "О" соответственно МДП- транзисторы 12 и 14 открываются и разрешают прохождение поступающей по информационному входу 16 информации через МДП-транзисторы 11.и 1 3 соответственно.Формула изобретения1. Элемент памяти, содержащий первый инвертор и первый динамический инвертор, причем вход первого инвертора соединен с прямым входом первого динамического инвертора и является первым.стробирующим входом элемента памяти, а информационный вход первого динамического,инвертора является первым информационным входом элемента памяти, отличающийся тем, что, с целью повышения надежности элемента памяти, в него введены второй инвертор, второй, третий и четвертый динамические инверторы, причем выходы первого и второго и информационный вход третьего динамического инверторов соединены и являются выходом элемента памяти, выходы третьего и четвертого и информационный вход второго динамических инверторов соединены, выход первого инвертора соединен с инверсным входом первого и прямым входом второго динамических инверторов, прямой вход первого и инверсный вход второго динамических инверторов соединены, прямой вход третьего и инверсный вход четвертого динамических инверторов соединены с выходом второго инвертора, вход которого является вторым стробирующим входом элемента памяти, информационный вход четвертого динамического инвертора является вторым информационным входом элемента памяти.2. Элемент по п,1, о т л и ч а ющ и й с я тем, что динамический инвертор содержит первый и второй ИДП-транзисторы первого типа проводимости и первый и второй МДП-.тран- . зисторы второго типа проводимости, причем исток первого МДП-транзистора первого типа проводимости подключен к шине питания, а сток его соединен с истоком второго ДП-транзистора .первого типа проводимости, сток кото13 10 Фиг. оставитель А,Ершов едактор А,Коэориэ Техред И.Попович Корректор А,Обруча По СС сное бее де 4/5 Производственно-полиграфическое предприятие, г, Ужгород, ул. Проекты 13361 рого соединен со стоком первого МДП- транзистора второго типа проводимости и является выходом динамического инвертора, исток первого МДП-транзистора второго типа проводимости прд 5 ключен к стоку второго МДП-транзистора второго типа проводимости, исток которого подключен к шине нуле- вого потенциала элемента памяти, а затвор является прямым стробируюшим акаэ 4051/50 Тираж 589 ВНИИПИ Государственного комитет по делам изобретений и открыт 113035, Москва, Ж, Раушскаявходом динамического инвертора, затвор первого МДП-транзистора первоготипа проводимости является инверснымстробирующим входом. динамическогоинвертора, затвор второго МДП-транзистора первого типа проводимости.соединен с затвором первого МДП-транзистора второго типа проводимости.и является информационным входом динамического инвертора.