Устройство для разбраковки и контроля микросхем постоянной памяти

.801336121 А 1 щ 4 С 11 С 29/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯ Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССРВ 826416, кл. С 11 С 17/00, 1979.Авторское свидетельство СССРВ 968852, кл. С 11 С 7/00, 19 Ы.,(54) УСТРОЙСТВО ДЛЯ РАЗБРАКОВКИ И КОНТРОЛЯ МИКРОСХЕМ ПОСТОЯННОЙ ПАМЯТИ (57) Изобретение относится к вычисли" тельной технике и может быть исполь" зовано в программаторах постоянных запоминающих устройств. Целью изобретения является расширение функциональных возможностей устройства засчет дополнительной селекции микро"схем памяти, Устройство содержитадресный счетчик, -счетчик циклов,блок формирователей неточности, первый и второй блоки элементов И, первый и второй элементы ИЛИ, блок элементов НЕ, блок управления, Увеличение выхода годных при программировании достигается за счет предварительной подборки дефектных микросхем,всоответствии с эталонной информациейс последующей проверкой правильностипрограммирования, 1 ил,1 13361Изобретение относится к вычислительной технике и может быть испфльзовано в программаторах постоянныхзапоминающих устройств,5Цель изобретения " увеличениевыхода годных микросхем постоянной.памяти при программировании.На чертеже приведена структурнаясхема предлагаемого устройства. 1 ОУстройство содержит адресный счетчик 1,.первый 2 и второй З,блоки контактов, блок 4 управления, первыйблок 5 элементов И, первый элементИЛИ 6, входы 7-9, блок 10 формирователей четности, счетчик 11 циклов,блок 12 элементов НЕ, второй блок 13элементов И, второй элемент ИЛИ 14и выходы 15 и 16.Блок 4 управления содержит триггер 2017, элемент ИЛИ 18, элементы И 19-22,триггер 23, элементы И 24 и 25, элемент ИЛИ 26 и элемент 27 коммутации,В режиме разбраковки микросхемустройство работает следующим образом.25В блоке 4 управления элемент 27коммутации устанавливается в такоеположение, что элемент И 24 открыт,по управляющему входу, а элемент И25 закрыт по управляющему входу. Мик росхема с эталонной информацией уста"навливается во второй блок 3 контактов, а микросхема с дефектными битами - в первый блок 2 контактов, В ис- .ходном положении счетчики 1 и 11 находятся в нулевом состоянии, а триггеры 23 и 17 - в единичном. На вход9 устройства поступают тактовые импульсы. При подаче на вход 8 устрой-,ства сигнала сброса триггеры 23 и 4017 и счетчики 1 и 11 устанавливаютсяв нулевое состояние, после чего на.чинается работа адресного счетчика1 в режиме счета тактовых сигналов.При этом происходит последовательный 45перебор адресов микросхем, установленных в первый 2 и второй 3 блокиконтактов, и выборка содержашейсяпо этим адресам информации. Информацмя из микросхемы с дефектными битами поступает на первые входы первого блока 5 элементов И всегда впрямом коде, С помощью счетчика 11циклов и блока 10 формирователей четности происходит инвертирование ин.формации, считываемой из микросхемыс эталонной информацией, котораяпоступает на вторые входы блока 5элементов И, который производит по 21разрядное сравнение поступающей информации. При этом признак сравнения вырабатывается тогда, когда водном из разрядов информации микросхемы с дефектными битами находится"1" (исходное состояние "0"), а вэтом же разряде информации микросхе-,мы с эталонной информацией находится"0". Тогда на выходе первого элемента ИЛИ 6 вырабатывается сигнал "1",который устанавливает триггер 23 вединичное состояние, запрещая установку триггера .17 в единичное сос"тояние в конце полного цикла проверки, но при этом происходит дальнейшая работа, а именно в счетчик 11циклов с выхода элемента И 21 в конце первого полного цикла поступаетсигнал, устанавливающий счетчик 11 всостояние 00001, После этоговновь происходит цикл проверки с тойлишь разницей, что по первому (младшему) разряду информация в блоке 5элементов И сравнивается в прямыхкодах,Если информация, считываемая измикросхемы с дефектными битами, неподходит под информацию, считываемуюиз микросхемы с эталонной информацией, то в счетчик 11 вновь добавляется единица и он переходит в состояние 00010.Таким образом, цикл сравненияповторяется до тех пор, пока не будет подобран вариант, удовлетворяющий эталонной информации, или покане будут перебраны все варианты.Если микросхема подходит, то триггер 17 по входу 6 установится в конце полного цикла в единичное состояние и закроет элемент И 19 - подборзакончен.Рассмотрим работу устройства врежиме контроля микросхем, При этомв блоке 4 управления, элемент 27коммутации устанавливается в такоеположение, что элемент И 24 закрытпо управляющему входу, а элемент И25 открыт,Работа устройства в этом случаепроисходит аналогично за ичключениемтого, что проверка заканчивается заодин полный цикл.Микросхема с эталонной информацией устанавливается во второй блок3 контактов, а проверяемая - в пер"вый блок 2 контактов, В исходном положении счетчики 1 и 11 находятся внулевом состоянии, а триггеры 23 и17 - в единичном. На третий входустройства поступают тактовые импульсы. При подаче на вход 8 устройствасигнала сброса триггеры 23 и 17 устанавливаются в нулевое состояние иначинается работа счетчика 1 в режиме счета тактовых сигналов. При этомпроисходит последовательный переборадресов микросхем, установленных впервый 2 и второй 3 блоки контактови выборка содержащейся по этим адресам информации,Информация из проверяемой микросхемы в прямом коде поступает на первые входы блока 5 элементов И, а вобратном .коде - на первые входы блока.элементов И 13. Информация из эталонной микросхемы в прямом коде поступает на вторые входы блока 13элементов И, а в обратном коде - навторые входы блока 5 элементов И,Блоки 5 и 13 элементов производятпоразрядное сравнение поступающейинформации. При этом при совпадениисчитываемой информации на выходахэлементов ИЛИ 6 и 14 сигналы отсутствуют и сигналом по входу 7 триггер17 в конце первого полного циклаустанавливается в единичное состояние, закрывая элемент И 19, что свидетельствует о том, что цикл проверки закончен и информация обеих микросхем соответствует одна другой,В случае, когда из проверяемоймикросхемы считывается "1", а из эталонной "О", то на выходах элементовИЛИ 6 и 14 появятся сигналы, которые поступят на вход элемента И 25блока 4, Снимаемый сигнал с выходаэлемента И 25 устанавливает триггер17 в единичное состояние, не дожидаясь конца полного цикла проверки,и закрывает элемент И 19, При этом, сигналы на вход адресного счетчика1 не поступают, а снимаемяй сигнал свыхода элемента ИЛИ 14 свидетельству"ет о том, что информация в обеих микросхемах не совпадает, а сигнал свыхода элемента И 25 - о том, чтопроверяемая микросхема не может бытьзапрограммирована в соответствии сэталонной микросхемой.В случае, когда из проверяемоймикросхемы считывается "О", а иэ эталонной - "1", то на выходе элементаИЛИ 6 сигнал отсутствует, а на выходе элемента ИЛИ 14 сигнал появля ется, что свидетельствует о том, чтоинформация в обеих микросхемах не совпадает. При этом сигнал на выходе элемента И 25 отсутствует и проверка . продолжается до конца полного цикла. В конце полного цикла сигналомпо входу 7триггер 17 устанавливается в единичное состояние и закрывает элемент И 19. Отсутствие сигнала в течение полного цикла на выходе элемента И 25свидетельствует о том, что проверяемая микросхема может быть запрограммирована в соответствии с эталонноймикросхемой,1 О 15 Формула изобретения ментов НЕ, второй блок элементов Ии второй элемент ИЛИ, причем входыблока элементов НЕ подключены к входам контролируемых данных устройства,а выходы соединены с входами первойгруппы второго блока элементов И, входы второй группы которого подключены к входам эталонных данных уст-. Устройство для разбраковки и контроля микросхем постоянной памяти,содержащее адресный счетчик, жжодыкоторого подключены к адресным входам блока управления и являются ад-ресными выходами устройства, а вход 25 сброса адресного счетчика являетсяодноименным входом устройства и подключен к входам сброса блока управле-.ния и счетчика циклов, выходы которого соединены с входами второй группы ЗО блока формирователей четности, входыпервой группы которого являются входами эталонных данных устройства, авыходы подключены к входам второйгруппы первого блока элементов И, вхо ды первой группы которого являютсявходами контролируемых данных устройства, а выходы соединены с входамипервого элемента ИЛИ, выход которогоподключен к входу признака сравнения 4 О блока управления, входы тактовых импульсов и окончания контроля которого являются одноименными входами устройства, выходы синхронизации и окон-,чания цикла блока управления соедине 4 б ны соответственно со счетными входами адресного счетчика и счетчикациклов, о т л и ч а ю щ е е с ятем, что, с целью расширения функциональных возможностей устройства засчет дополнительной селекции микросхем памяти, в него введены блок эле5 13361ройства, а выходы соединены с однимивходами второго элемента ИЛИ, другиевходы которого подключены к выходампервого блока элементов И) а выход 5является выходом несовпадения инфор.Исае ставител едактор А.Козориз ед И.Попович Корректор Н.Король Заказ 405 89 Подписноо комитета СССРи открытийРаушская наб д. 4/5 оизводственно-полиграфическое пре 1/50 Тираж ИИПИ Государственно по делам изобретени 3035,Иосква) Ж216мации устройства и соединен с входом признака несовпадения блока управления, выход признака разбраковки кото" рого является одноименным выходом ., устройства. Ужгород, ул. Проектная