Устройство для контроля магнитных интегральных схем памяти

СОЮЗ СОБЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН Л 14 С 11 С ОСУДАРСТ ПО ДЕЛАМ БРЕТЕН ИЗ ИДЕТ ГГВУ 21) 3905408/24-24 22) 3004,85 46) 23,09.87, Бю 71 Московский э Ф 35 ергетиче(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МАГНИТНЫХ ИНТЕГРАЛЬНЫХ СХЕМ ПАМЯТИ(57) Изобретение относится к вычислительной технике и может быть использовано при разработке запоминающих устройств на цилиндрических магнитных доменах, Целью изобретенияявляется упрощение устройства;Устройство для контроля магнитных интегральных схем памяти содержит счетчик 1, блок управления 2, блок оперативной памяти 3, мультиплексорСчетный вход счетчика 1 является инФормационным входом 5 устройства,Вход сброса счетчика 1 подключен кпервому входу блока управления 2 и вЯОцп 1 3396 является входом сброса 6 устройства,Второй вход блока управления 2 является первым управляющим входом 7 устройства, третий вход блока управления 2 - вторым управляющим входом 8устройства, четвертый вход блока управления 2 - третьим управляющимвходом 9 устройства. Информационныйвход мультиплексора 4 соединен с выходом данных блока 3. Первый выходмультиплексора 4 соединен с информационным входом счетчика 1, а второйвыход мультиплексора 4 является выходом 10 устройства. Выход счетчика1 соединен с входом данных блока 3.Первый выход 11 блока управления 2соединен с входом разрешения приемана счетный вход счетчика 1, второйвыход 12 блока управления 2 - с входом разрешения записи по информационному входу счетчика 1, третий выход13 блока управления 2 - с входом установки режима чтения - записи блока3, четвертый выход 14 блока управления 2 - с входом выборки блока 3, пятый выход 15 блока управления 2с адресным входом блока 3, шестой выход 16 блока управления 2 - с управляющим входом мультиплексора 4. 2 ил,Изобретение относится к вычислительной технике и может быть использовано при разработке запоминающихустройств на цилиндрических магнитныхдоменах (ЦМД).Целью изобретения является упрощение устройства,На Фиг. изображена блок-схема предлагаемого устройства; на Фиг,2 блок-схема блока управления;Устройство для контроля магнитныхинтегральных схем памяти содержитсчетчик 1, блок 2 управления, блок 3оперативной памяти, мультиплексор 4, Счетный вход счетчика 1 является инФормационным входом 5 устройства, вход сброса счетчика 1 подключен к первому входу блока 2 управления и является входом 6 сброса устройства, второй вход блока 2 управления является первым управляющим входом 7 устройства, третий вход блока 2 управления является вторым управляющим входом 8 устройства, четвертый вход блока управления 2 является третьим управляющим входом 9 устройства. Информационный вход мультиплексора 4 соединен с выходом данных блока 3, первый выход, мультиплексора 4 соединен с информационным входом счетчика 1, а второй выход мультиплексора 4 является выходом 1 О устройства. Выход счетчика 1 соединен с входом данных блока 3. Первый выход 11 блока 2 управления соединен с входом разрешения приема на счетный вход счетчика 1; второй выход 12 блока 2 управления - с входом разрешения записи по информационному входу счетчика 1, третий выход 13 блока 2 управления - с входом установки режима чтения- записи блока 3; четвертый выход 1 ч блока 2 управления - с входом выборки блока 3; пятый выход 15 блока 2 управления - с адресным входом блока 3; шестой выход 16 блока управления 2 - с управляющим входом мультиплексора 4.Блок 2 управления (фиг,2) включает пять элементов задержки 17 - 21, два элемента ИЛИ 22 и 23, два элемента И 24 и 25, элемент ИЛИ-НЕ 26, два КБ-триггера 27 и 28, счетчик 29 адреса, Первый и второй входы б и 7 блока 2 управления являются первым и вторым входами элемента ИЛИ 22, выход которого подключен к входу сброса счетчика 29, выход которого явля 3 10 15 20 25 30 35 40 45 50 55 ется пятым выходом 15 блока 2 управления, Третий вход 8 блока 2 управления является первым входом элемента ИЛИ 23 и 8-входом триггера 28,выход которого является шестым выходом 16 блока 2 управления, Четвертый вход 9 блока 2 управления является вторым входом элемента ИЛИ 23,К-входом триггера 28, вторым входомэлемента И 24 и вторым входом элемента И 25, выход которого являетсявторым выходом 12 блока 2 управления, Выход элемента ИЛИ 23 соединенс Б-входом триггера 27 и с входомэлемента 7 задержки, выход которого соединен с вторым входом элементаИЛИ-НЕ 26 и с входом элемента 18 задержки, выхоц которого соединен спервым входом элемента И 25 и с входом элемента 19 задержки, выход которого соединен с первым входом элемента И 24, К-входом триггера 27 ис входом элемента 20 задержки, выходкоторого соединен с первым входомэлемента И 31 И-НЕ 26 и с входом элемента 21 задержки, выход которого соединен со счетным входом счетчика 29.Выход элемента И 24 является первымвыходом 11 блока 2 управления, выход элемента ИЛИ-НЕ 26 является четвертым выходом 14 блока 2 управлениявыход триггера 27 является третьимвыходом 13 блока 2 управления,Блок 3 оперативной памяти предназначен для хранения текущих значений числа сбоев, выданных накопительными регистрами проверяемой магнитной интегральной микросхемы, Каждо -му накопительному регистру соответствует отдельное слово в блоке 3, Накопительным регистрам с 1-го по К-йсоответствует область адресного пространства с О до К,Предлагаемое устройство работаетследующим образом,Основными управляющими сигналамив этом режиме являются внешние сигналы "Данные готовы" (по входу 9 устройства) и "Новая страница" (по входу 7 устройства), Сигнал "Данные готовы" указывает на то, что с проверяемой магнитной интегральной схемысчитан новый бит, а сигнал "Новаястраница" - на то, что начинаетсясчитывание нового блока данных измагнитной интегральной схемы, По сигналу "Данные готовы" блок управления2 вырабатывает пять вспомогательныхаинхроимпульсов, формируемых элементами задержки 17-21,Первый сигнал Данные готовы" устанавливает в состояние 0 выходблока 2 управления, подключенный к5управляющему входу мультиплексора 4,что приводит к переключению выходаданных блока 3 на информационныйвход счетчика 1 ошибок,10Очередность действий по сигналу"Данные готовы следующая: выход 13блока 2 управления задает режим чтения блока 3, выход 14 блока 2 управления выдает сигнал выборки блока 3, 15по сигналу с выхода 12 блока 2 управления выходные данные блока 3 заносятся в счетчик 1 ошибок, сигнал свыхода 11 блока 2 управления разрешает прием на счетный вход счетчика 1, 20В случае наличия внешнего сигнала"Ошибка" (по входу 5 устройства) содержимое счетчика увеличивается на"1" выход 13 блока 2 управлений задает режим записи блока 3, выход 14 25блока 2 управления вьдает сигнал выборки блока 3, по которому модифицированная или неизменная информациясо счетчика 1 ошибки заносится в адресуемую ячейку блока 3, происходит 30наращивание на "1" содержимого счетчика 29 адреса,При поступлении сигнала "Новая страница" происходит обнуление счет 35 чика 29 адреса, что позволяет восста-. новить соответствие между адресным пространством блока 3 и опрашиваемыми накопительными регистрами магнитной интегральной схемы памяти,40Режим вывода данных в систему организуется внешним сигналом "Пересылка" (по входу 8 устройства)., Для вывода из блока К слоев подается К сигналов "Пересылка", Вьдача каждого слова сопровождается очисткой выбранной ячейки блока 3,Первый сигнал "Пересылка." переклю чает мультиплексор 4 на подачу данных с выхода данных блока 3 на выход 1 О устройства. Очередность операций по сигналу"Пересылка" следующая: выход 13 блока 2 управления задает режим чтенияблока 3, выход 14 блока 2 управлениявыдает сигнал выборки блока 3, и счи.танные данные оказываются на выходеустройства, выход 13 блока 2 управления задает режим записи блока 3,выход 14 блока 2 управления выдаетсигнал выборки блока 3; по которомув адресуемую ячейку памяти заноситсянулевая информация с выхода счетчика 1 ошибок, содержимое счетчика 29адреса наращивается на "1",Формула изобретенияУстройство для контроля магнитныхинтегральных схем памяти, содержащеесчетчик и блок управления, о т л и - ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержитблок оперативной памяти и мультиплексор, причем счетный вход счетчикаявляется информационным входом устройства, вход сброса счетчика подключен к первому входу блока управления и является входом сброса устройства,второй, третий и четвертый входы блока управления являются соответственно первым, вторым и третьим управляющими входами устройства, первый выходблока управления соединен с входом разрешения приема по счетному входу счетчика, второй выход - с входом разрешения записи по информационному входу счетчика, третий выход - с входом установки режима чтения-записи блока оперативной памяти, четвертый выход - с входом выборки блока оперативной памяти, пятый выход с адресным входом блока оперативной памяти, шестой выход - с управляющим входом мультиплексора, информационный вход которого соединен с выходом данных блока оперативной памяти, вход данных которого соединен с выходом счетчика, информационный вход которого подключен к первому выходу мультиплексора, второй выход которого является информационным выходомустройства.1339654 Составитель 1 О,РозентальТехред М.Дидык Корректор М.Пожо Редактор Н.Лазаренко Заказ 4232/44 Тираж 589 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, ЖРаушская наб д,4/5 Производственно-полиграфическое предприятие, г,Ужгород, ул.Проектная, 4